Tcl腳本自動(dòng)化Vivado工程管理的十個(gè)實(shí)用命令
Vivado HLS將C算法加速為FPGA IP的完整流程
Vivado中多時(shí)鐘約束編寫(xiě)的5個(gè)常見(jiàn)錯(cuò)誤與修正方法
Vivado中IP核時(shí)鐘域交叉(CDC)處理最佳實(shí)踐
Vivado時(shí)序約束實(shí)戰(zhàn):從Setup到Hold的完整調(diào)試流程
Vivado時(shí)序約束實(shí)戰(zhàn):從WNS到TNS的優(yōu)化全流程
EDA工具鏈協(xié)同:基于Tcl腳本打通Vivado與Matlab/Simulink的聯(lián)合仿真流程
時(shí)序收斂避坑指南:Vivado中解決建立/保持時(shí)間違例的五大實(shí)戰(zhàn)策略
時(shí)序收斂的“后一公里”:Vivado/Quartus物理優(yōu)化策略破解建立時(shí)間
Vivado高速SERDES接口的IBERT眼圖調(diào)試與時(shí)序約束優(yōu)化
【FPGA 開(kāi)發(fā)】基于Xilinx Zynq-7020平臺(tái) 六軸伺服控
預(yù)算:¥50000上海短期駐場(chǎng) FPGA 軟件測(cè)評(píng)工程師(1~2個(gè)月頂崗急聘)
預(yù)算:¥20000創(chuàng)龍F(tuán)PGA開(kāi)發(fā)板軟件定制
預(yù)算:¥50000zynq7020的mipi驅(qū)動(dòng)開(kāi)發(fā)petalinux
預(yù)算:¥12000