基于OpenCL的FPGA算法加速:主機(jī)-設(shè)備通信與數(shù)據(jù)傳輸優(yōu)化
低功耗FPGA算法設(shè)計(jì):門控時(shí)鐘與電源管理單元協(xié)同優(yōu)化
基于SystemVerilog的斷言驗(yàn)證:形式化方法在FPGA算法測(cè)試中的應(yīng)用
基于分布式算法與FPGA硬件并行的數(shù)字低通濾波乘累加結(jié)構(gòu)改進(jìn)與優(yōu)化(原創(chuàng))
數(shù)字圖像處理及應(yīng)用ppt
數(shù)字圖像空域?yàn)V波算法的FPGA設(shè)計(jì)與實(shí)現(xiàn).pdf
FPGA的Sobel算法的實(shí)現(xiàn)(Verilog+MATLAB+C源碼).rar
用FPGA實(shí)現(xiàn)FFT算法.pdf
有兩個(gè)關(guān)于fpga算法的課題軟件需要開發(fā),預(yù)算10萬左右
FPGA算法實(shí)現(xiàn),有做過相關(guān)算法的聯(lián)系
熱成像機(jī)芯設(shè)計(jì)
HDMI轉(zhuǎn)CameraLink-FPGA算法編寫
PI大功率門極驅(qū)動(dòng)器芯片搶先看,挑戰(zhàn)趣味游戲贏精美好禮
自己動(dòng)手從0到1寫嵌入式操作系統(tǒng)
Makefile工程實(shí)踐第01季:從零開始一步一步寫項(xiàng)目的Makefile
Altium Designer 操作小知識(shí)
UART,SPI,I2C串口通信
內(nèi)容不相關(guān) 內(nèi)容錯(cuò)誤 其它
本站介紹 | 申請(qǐng)友情鏈接 | 歡迎投稿 | 隱私聲明 | 廣告業(yè)務(wù) | 網(wǎng)站地圖 | 聯(lián)系我們 | 誠(chéng)聘英才
ICP許可證號(hào):京ICP證070360號(hào) 21ic電子網(wǎng) 2000- 版權(quán)所有 用戶舉報(bào)窗口( 郵箱:macysun@21ic.com )
京公網(wǎng)安備 11010802024343號(hào)