
構(gòu)建一個(gè)裸機(jī)應(yīng)用程序,并自定義FPGA邏輯,用于接收4K、30Hz的視頻幀
基于Verilog HDL和有限狀態(tài)機(jī)(FSM)架構(gòu)的FPGA數(shù)字門禁控制系統(tǒng)
構(gòu)建一個(gè)基于低成本FPGA的智能水質(zhì)安全報(bào)警系統(tǒng):可將傳感器讀數(shù)轉(zhuǎn)換為清晰的“安全”、“注意”和“危險(xiǎn)”水位警報(bào)
PLC與FPGA協(xié)同工作的Modbus通信實(shí)現(xiàn)方案
Vivado HLS將C算法加速為FPGA IP的完整流程
創(chuàng)建一個(gè)虛擬項(xiàng)目,添加了基本計(jì)數(shù)器,連接并配置了一個(gè)GAO探針,增加BRS-100-GW1NR999 對(duì)FPGA調(diào)試內(nèi)核的支持
跨時(shí)鐘域處理的三種同步方案與工具實(shí)現(xiàn)對(duì)比
FPGA數(shù)字下變頻(DDC)設(shè)計(jì)全流程與資源評(píng)估
FPGA實(shí)現(xiàn)DDR4控制器的關(guān)鍵時(shí)序約束設(shè)置
FPGA時(shí)序收斂失敗的五大排查思路與解決方案
【FPGA 開發(fā)】基于Xilinx Zynq-7020平臺(tái) 六軸伺服控
預(yù)算:¥50000上海短期駐場(chǎng) FPGA 軟件測(cè)評(píng)工程師(1~2個(gè)月頂崗急聘)
預(yù)算:¥20000電力系統(tǒng)通訊設(shè)備,F(xiàn)T3通訊開發(fā)
預(yù)算:¥6600