最新免费AV网站|无码高清在线播放|国模吧视频AV亚洲女人|能直接看的日韩AV在线|日韩欧美亚洲三级在线|亚洲a片网址大香焦一区二区|久草资源av成人电影三|亚洲精品爆乳无码A片|欧美黄色A片免费观看|欧美日韩国产一区二区免费视频

VERILOG

我要報(bào)錯(cuò)
VerilogHDL是一種硬件描述語言，以文本形式來描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語言，用它可以表示邏輯電路圖、邏輯表達(dá)式，還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。VerilogHDL和VHDL是世界上最流行的兩種硬件描述語言，都是在20世紀(jì)80年代中期開發(fā)出來的。前者由GatewayDesignAutomation公司（該公司于1989年被Cadence公司收購）開發(fā)。兩種HDL均為IEEE標(biāo)準(zhǔn)。[1]