Vivado HLS將C算法加速為FPGA IP核的流水線優(yōu)化技巧
使用Verilator進(jìn)行大規(guī)模設(shè)計(jì)的C++仿真加速方案
C++并行編程中的“鎖”難題:原理、挑戰(zhàn)
C++在嵌入式中的應(yīng)用:如何在不使用RTTI和異常處理的情況下用C++開發(fā)高可靠性固件
HLS(高層次綜合)實(shí)戰(zhàn):將C++算法轉(zhuǎn)換為RTL時(shí),如何通過Pragma指令優(yōu)化流水線性能
C++兼容頭文件設(shè)計(jì),extern C與宏隔離技巧
HLS工具鏈實(shí)測(cè):C++到RTL的性能躍遷與代碼優(yōu)化指南
C,C++的無分支編程:條件賦值運(yùn)算符與likely,unlikely的真相
嵌入式開發(fā)中C++繼承的合理應(yīng)用策略
模塊化設(shè)計(jì):頭文件依賴管理與編譯隔離策略