eFPGA终现身，Speedcore会是游戏规则的改变者吗？

时间：2016-10-18 17:51:23

关键字： achronix ip SoC 技术专访 efpga speedcore

[导读]eFPGA，即embedded FPGA，嵌入式FPGA。其实绝非新概念，行业内早就有人有这个心思，然而Achronix在几日前宣布将其变成现实。近日，小编参与了Achronix在北京召开的Speedcore 嵌入式FPGA IP发布会，Achronix的总裁兼首

eFPGA，即embedded FPGA，嵌入式FPGA。其实绝非新概念，行业内早就有人有这个心思，然而Achronix在几日前宣布将其变成现实。

近日，小编参与了Achronix在北京召开的Speedcore 嵌入式FPGA IP发布会，Achronix的总裁兼首席执行官Robert Blake和亚太区总经理罗炜亮先生出席并进行了精彩的讲解。

3年磨一剑

从Achronix分享的数据来看，这家年轻的小型FPGA公司发展地很稳健

从3年前，Achronix发布其Speedster22i之后，这家私人公司一直鲜有新的FPGA产品发布。而FPGA行业的又是以超高死亡率据称，不禁让人怀疑Achronix到底是发展地如何?原来从2013年发布了Speedster22i之后，Achronix就已经坚定了要做嵌入式FPGA的决心，历时三年的研发之后，Speedcore终于得以面世并且可以向客户发货。“多年以来，不同的公司都一直在讨论eFPGA产品，但Achronix的Speedcore是首款向客户出货的eFPGA IP产品，它是游戏规则的改变者。”Robert与记者分享到。

Speedcore凭何成为FPGA行业规则改变者?在SoC搭配独立FPGA设计的系统和内嵌eFPGA的系统进行比较，并根据Robert的解释，可以总结为以下几点。

第一，相比独立FPGA，eFPGA面积更小。这是因为在eFPGA的产品中，可编程IO口可以根据客户需求来进行配置，因此数量更少。Achronix将此优势称为是FPGA在Die尺寸上的一个突破。根据其发布的数据来看，eFPGA的面积相较独立FPGA可以缩小50%。

显而易见，去掉可编程IO、SerDes、接口控制等之后，面积自然会减少很多

第二，Speedcore减少了整个系统的成本。可以减少电路板的面积;减少电路板的层数;保证信号具有更好的完整性;去掉了在配置独立FPGA时候所需要的外围组件：例如FPGA电源管理、时钟发生器等等。

作为一个FPGA的IP，去掉了可编程IO口和其它外设之后对于系统整体成本也起到降低

第三，降低功耗。功耗降低50%，成本降低90%。因为去掉了大量的可编程IO口，因此在IO方面的功耗也得以大幅降低。同时

功耗和成本对比

第四，数据传输速度更快。Achronix承诺，互联带宽增加10倍，互联延迟减小至1/10。因为eFPGA是内嵌在SoC之内的，因此可以直接通过SoC内部的通信总线进行数据交换和传输，而独立FPGA在与SoC进行通信时，需要通过外部IO、SerDes等才能进行数据交互。因此eFPGA在数据传输速率方面相较独立FPGA+SoC的设计更具有传输效率。

Speedcore数据传输方式与独立FPGA进行比较

强调完理论上的诸多优势之后，Achronix还拉出来X和A两大热门FPGA产品进行了实际的参数对比。

Speedcore VS XCKU025 & GX160

你会买单吗?

FPGA也能卖IP，Achronix的此番尝试可以说是迈出了极大的一步。而对于一款新产品而言，市场接受程度十分地重要。不过Achronix似乎对此很有信心，其Speedcore eFPGA产品在发布会当日宣布即刻即可向客户发货。因其之前已经与某些客户就eFPGA进行了相关成功的合作，而客户名称并未透露。在具体的生意运作方面，Achronix提出了一个Achronix Speedcore Compiler的概念。如下图所示，客户可以将参数需求，以及代工厂需求等提交给Complier，然后会输出一个预设好参数的IP设计以及专用的开发工具——ACE(Achronix CAD Environment)。

Speedcore 生意模式

不少人很担心对于SoC的设计人员来说，把eFPGA加入到其SoC中来后对于其设计方法上会有哪些变化，是否会具有更高的难度。Robert对此表示完全不需要担心，Achronix有专门的支持团队，并且在他看来，这种eFPGA的设计就跟在SoC中配置SRAM一样简单，因此SoC的设计者将非常容易上手。eFPGA采用一种模块化的设计理念，设计人员可以选择自己所需的LUT、LRAM、DSP和BRAM等等进行组合。Achronix将其形容为一种类似于“乐高”积木一样的架构构建方式。这种模块化的设计方式，更加灵活，可以缩短设计时间。对于客户的首个eFPGA核心，Achronix表示需要4~6个月的时间，而到进行第二颗eFPGA核心设计时，基于其第一个的设计基础，第二个的设计时间就可以缩短到短短的几个周的时间。