-
EDA功耗分析：RTL级估算与Gate级精度的操作差异
在数字芯片设计流程中，功耗分析贯穿RTL→综合→P&R各阶段。RTL级功耗估算（如Synopsys SpyGlass Power / PowerArtist）速度快但依赖统计模型；Gate级功耗分析（如PrimeTime PX / Cadence Voltus）基于真实网表与切换率，精度高但需后端数据。本文对比两者操作流程、精度差异与适用时机。
-
从RTL到GDSII：数字IC后端EDA工具链横向对比
把一颗数字ASIC从RTL描述变成 Foundry 可流片的GDSII，需经历综合、扫描链拼接、Floorplan、Place & Route（P&R）、时钟树综合（CTS）、填充与物理验证——这一整套流程即数字后端（Backend）工具链。本文横向对比当前主流的商业工具链与新兴开源工具链，帮你在选型时看清差异与适用场景。
-
TÜV南德为上海派智储能电池一体机颁发 UL1973 ：2022 NRTL证书， 护航其出海北美
深圳2026年5月14日 /美通社/ -- 在第十五届中国国际电池技术交流会暨展览会（以下简称"CIBF"） 现场，TÜV 南德意志集团（以下简称"TÜV 南德"）向上海派智...
-
从RTL到GDSII：12nm工艺下的时钟树综合与时序收敛避坑指南
在12nm先进工艺节点下，芯片设计面临诸多挑战，时钟树综合与时序收敛是其中关键环节。若处理不当，极易导致设计周期延长、成本增加甚至流片失败。本文将结合实际案例，分享12nm工艺下时钟树综合与时序收敛的避坑经验。
-
JasperGold在RTL级功能验证中的属性检查与反例生成
在集成电路设计流程中，RTL（Register Transfer Level）级功能验证是确保设计符合规格的关键环节。Cadence JasperGold作为业界领先的形式化验证工具，通过数学化方法穷尽分析RTL代码行为，在属性检查与反例生成方面展现出显著优势，尤其在处理复杂协议和边界条件时效率远超传统仿真。
-
形式化验证的硬件木马检测：从RTL到版图的多层安全防护 摘要
随着全球半导体供应链复杂化，硬件木马（Hardware Trojan）已成为威胁芯片安全的关键风险。本文提出一种基于形式化验证的多层硬件木马检测框架，覆盖寄存器传输级（RTL）、门级网表（Gate-Level Netlist）及物理版图（Layout）三个阶段，通过属性验证、等价性检查和电磁特征分析构建纵深防御体系。实验表明，该方法可检测出尺寸小于0.01%的触发式木马，误报率低于0.5%，且对设计周期影响小于15%。
-
RTL级动态电压调节（DVFS）建模：汽车电子中的多域功耗协同控制
随着汽车电子系统向域控制器架构演进，异构计算单元（如MCU、GPU、AI加速器）的功耗协同控制成为关键挑战。本文提出一种基于RTL级建模的动态电压频率调节（DVFS）技术，通过建立多域功耗-时序联合模型，实现汽车电子系统中异构计算单元的动态功耗优化。实验表明，该方案可使域控制器平均功耗降低28%，同时满足ISO 26262 ASIL-D级功能安全要求。通过结合SystemVerilog硬件建模与机器学习预测算法，本文为汽车电子系统提供了从RTL设计到多域协同优化的完整技术路径。
-
RTL级时钟门控深度优化：ODCG/SDCG技术与可达性分析实战
在数字集成电路设计中，时钟门控技术是降低动态功耗的关键手段。随着芯片规模和复杂度的不断增加，对时钟门控技术的优化需求也日益迫切。ODCG（Optimized Dynamic Clock Gating）和SDCG（Smart Dynamic Clock Gating）作为先进的时钟门控技术，结合可达性分析，能够进一步提升时钟门控的效果，实现更高效的功耗优化。
-
RTL级时序时钟门控优化：英诺达ERPE工具的可达性分析与逻辑引擎实践
随着芯片设计复杂度的提升，时钟网络功耗已成为系统级功耗的重要组成部分。时钟门控技术通过动态关闭空闲模块的时钟信号，可显著降低动态功耗。然而，传统时钟门控优化方法面临两大挑战：一是如何精准识别时钟信号的可控性，二是如何在RTL级实现高效的逻辑优化。英诺达（Innoveda）推出的ERPE（Efficient RTL Power Engine）工具，通过可达性分析与逻辑引擎的深度融合，为RTL级时序时钟门控优化提供了创新解决方案。
-
库卡新品 | KR 4 AGILUS系列焕新升级
上海2025年2月18日 /美通社/ -- 新品亮点 A1轴相比上一代轴速度提升约30% 占地面积相比上一代节省28%，并支持全方位安装 底座提供尾部和底部两种出线方式 提供标准版型号，标准版满足IP54防护等级和ISO5洁净室等级 满足ESD标准，符合...
-
RTL与HLS强强联合：开辟FPGA新开发之路
在当今快速发展的硬件设计领域，现场可编程门阵列（FPGA）以其高度的灵活性和可定制性，成为了众多应用领域的首选。然而，随着设计复杂性的不断增加，传统的寄存器传输级（RTL）设计方法逐渐暴露出设计周期长、资源消耗大等问题。为了应对这些挑战，高层次综合（HLS）技术应运而生，它与RTL的结合为FPGA的开发开辟了一条全新的道路。
-
Vivado BD模式下导入RTL：实现聚合自定义AXI接口的探索
在FPGA设计中，Vivado作为Xilinx推出的集成开发环境，提供了强大的Block Design（BD）模式，使得设计者能够以图形化的方式构建复杂的系统。AXI（Advanced eXtensible Interface）作为Xilinx FPGA中常用的接口协议，在Vivado BD模式下尤其重要。然而，当设计者需要将自定义的RTL（寄存器传输级）代码导入BD模式，并希望实现AXI接口的聚合时，这一过程可能会变得复杂。本文将深入探讨如何在Vivado BD模式下导入RTL代码，并实现自定义AXI接口的聚合。
-
Convertlab依托亚马逊云科技打造数据智能营销解决方案
（全球TMT2022年5月24日讯）2022年5月24日，亚马逊云科技宣布，亚马逊云科技合作伙伴上海欣兆阳（Convertlab）依托亚马逊云科技"云、数、智三位一体"服务组合，打造面向未来的数据智能营销解决方案。把亚马逊云科技的"智能湖仓"架构作为数据治理底座，Convert...
-
20张图详细对比8种室内RTLS（实时定位）技术
关注、星标公众号，直达精彩内容来源|导航圈作者|北斗天玑RTLS即RealTimeLocationSystems的简称，实时定位系统。RTLS是一种基于信号的无线电定位手段，可以采用主动式，或者被动感应式。其中主动式分为AOA（到达角度定位）以及TDOA（到达时间差定位）、TOA...
-
拉斐特市长提议政府通过ICO的方式发行一种数字加密货币
美国路易斯安那州拉斐特市的市长Joel Robideaux提出了一项雄心勃勃的计划，他提议政府通过ICO的方式制定发行一种官方的数字加密货币。 拉斐特市长提议政府发行数字加密货
-
基于Turtlecoin代码而分叉出的POW挖矿币NBX介绍
NibbleClassic（NBX）是极简支付POW矿币，核心开发源于乌龟币社区极客，项目采用CryptoNight Lite挖矿算法（而非乌龟的Argon2d算法）。项目没有各种繁杂的功能，完
-
FPGA难懂？与GPU类比一下就明白了
关注、星标公众号，不错过精彩内容 转自：EDN电子技术设计 FPGA 是一堆晶体管，你可以把它们连接(wire up)起来做出任何你想要的电路。它就像一个纳米级面包板。使用 FPGA 就像芯片流片，但是你只需要买这一张芯片就可以搭建不一样的设计，作为交换，你需要付
-
自定义AI加速走势高涨 将引起更加广泛的关注
自定义AI加速走势高涨。在云计算领域，阿里巴巴继亚马逊、谷歌之后，推出了自己的定制加速器。Facebook也参与其中，微软在Graphcore中持有大量股份。英特尔（Intel）和Mobiley
-
怎样去规划人工智能生涯
随着数据科学和人工智能领域提供越来越多的职位，行业专家对希望在这两个领域中进行职业生涯规划的人士提出了一些建议。 可以确定的是，数据科学家和人工智能专业人士的职位拥有大量空缺，并在未来一
-
数据科学和人工智能职业生涯怎样规划比较好
随着数据科学和人工智能领域提供越来越多的职位，行业专家对希望在这两个领域中进行职业生涯规划的人士提出了一些建议。 可以确定的是，数据科学家和人工智能专业人士的职位拥有大量空缺，并在未来一
eengrzh
fortaczx
lyp123010
lenjohn0591
nikel
weldon116
cai_mouse
cai_mouse
cai_mouse
cai_mouse
cai_mouse
wyiqing
00750
maoxiaobu
billwu
淡然浅笑不离ROY
杨文卿
baplmqj
林翊宸爸爸
孙玉其
