PCB

高频Buck的PCB环路面积优化与辐射EMI抑制

当一台高频Buck转换器在EMI测试中辐射超标时，工程师面对的问题往往不是原理图设计有误，而是PCB布局中一个看似不起眼的电流环路。这个环路的面积决定了寄生电感的大小，而寄生电感与开关管的高di/dt电流相互作用，产生电压尖峰和振铃，最终转化为难以抑制的辐射噪声。在高频开关电源设计中，EMI问题的根源常常可以追溯到PCB布局阶段——理想的原理图与实际失效的样机之间，差距往往就在几个毫米的走线距离上。

做 AI 硬件样机，开发板、PCB/PCBA、BOM、SMT 应该怎么衔接？

构建一个自动的智能日历，采用7英寸电子纸显示屏

waveshare商店的电子墨水显示屏外观吸引人，非常有趣。这个项目旨在尝试管理高分辨率显示，同时有机会自行设计HAT板的变体，并研究FPC类型的连接器。

MOS管布局为何炸管？寄生电感怎么压？

同一原理图换一版 PCB 就炸管，通常说明问题不在拓扑，而在寄生参数被版图放大了。MOS管周围的电感、电容和回流路径，会把理想开关变成带尖峰的能量弹簧。

平衡PCB层叠设计的方法汇总

在高速电路、射频电路和高密度电子系统设计中，PCB层叠设计直接决定了电路板的信号完整性、电源稳定性、抗干扰能力和可制造性，不合理的层叠结构往往会导致信号串扰、电源噪声超标、EMI(电磁干扰)泄漏等问题，甚至直接造成产品无法通过认证。平衡的层叠设计不是简单地堆叠信号层和电源地层，而是要在电气性能、工艺可行性、成本控制三个维度找到最优解，是硬件设计中最基础也最关键的环节。

深度解析晶振为何不能放置在PCB边缘

在PCB设计中，晶振作为时钟信号的核心源，其布局位置直接影响系统的稳定性、抗干扰能力和信号质量。工程师们普遍遵循“晶振远离PCB边缘”的设计原则，这一规则并非经验主义的简单总结，而是基于电磁兼容(EMC)、信号完整性(SI)、热管理等多维度的技术考量

PCB差分布线的等长控制：操作步骤与精度边界

在USB3.0、PCIe、HDMI、LVDS等高速差分信号中，等长（Length Matching）是保证差分对两线间时延差（Skew）满足协议要求的关键步骤。但“等长”并非无限精确——制造公差、EDA算法与测试手段共同决定了实际可实现的匹配精度。本文结合Altium Designer / Allegro实操，说明正确操作流程与工程中应守住的精度边界。

差分对阻抗匹配的PCB EDA仿真验证方法

在高速PCB设计（如USB3.0、PCIe、HDMI）中，差分对的阻抗连续性直接决定信号质量。单纯依靠经验布线往往导致眼图闭合。本文将基于Keysight ADS与Cadence Allegro两大主流EDA工具，详解从原理图仿真到版图后仿的全流程验证方法。

设计一个将PCB臂作为机身的四轴飞行器

大多数四轴无人机都遵循相同的结构模式——碳纤维或塑料框架，飞行控制器板安装在中间，电调(ESC)位于机臂上，电机则安装在末端。这种设计效果良好，易于维修，是进行专业飞行的理想选择。

设计制造一款通过旋转操作的灯

几年前，我受到启发，设计了一盏灯，它的控制方式可以像老式电话一样。就像下面图片所示的那样。我不想再有需要依赖手机应用、Wi-Fi或蓝牙的灯具，而是希望它能直观易用且独立运行。

使用 Autodesk Eagle 设计一款符合 Arduino 的定制双层 PCB

印刷电路板(PCB)设计是嵌入式系统和硬件产品开发中最重要的环节之一。本项目旨在使用Autodesk Eagle软件，设计一款符合Arduino标准的定制PCB，并掌握实际的PCB设计流程、原理图绘制、布线、接地以及电源分配技术。

基于丝网印刷的开发套件

PCB丝印常被视为纯粹的技术性产物，而非一种通信媒介。在两种情况下，可用性工作往往被认为比“真正”的工程工作次要。我们需要更加关注用户体验(或开发者体验)，以让所有用户受益，包括初学者和资深开发者。这并不一定意味着要做出权衡，只需在设计和测试PCB上投入更多时间，即使硬件成本没有增加，对初学者和专家来说也可能带来更好的体验。

制作一个小巧的电子墨水显示器，实时显示电脑运行状态

我们大多数人都会打开任务管理器或查看副显示器来检查电脑性能，这总是意味着盯着又一个亮着背光的屏幕。我想要的是一种不同的方式——一种能安静地放在桌面上、实时显示电脑运行状态，并且不会给工作区增添更多屏幕眩光的东西。

基于ESP-NOW的自同步LED徽章

我在当地一家非营利科技中心担任志愿者，这个项目展示了我们如何制作了一套LED徽章，使其在本地灯光节上自动同步照明效果——无需主控设备、无需配对，也无需中央控制。

全球电子协会发布PCB产业AI应用全球调研报告：导入AI已成产业共识，规模化是下一阶段关键考验

中国PCB制造业的AI应用普及率位居前列，行业协同成为规模化落地的关键支撑

PCB多层板打样选型指南：速度、良率与可靠性

焊锡桥连，从锡膏过量到焊点边界失控

6层PCB：高密度布线与阻抗控制指南

高多层PCB崛起，硬件创新进入新阶段

JTAG边界扫描测试在PCB量产阶段的故障定位实践

在PCB量产线上，面对BGA、QFN等无引线封装，传统的万用表点测和针床ICT（In-Circuit Test）已力不从心。JTAG边界扫描（Boundary Scan） 技术，凭借其“非侵入式”的测试能力，成为高密度板卡量产测试的“杀手锏”。本文将基于IEEE 1149.1标准，详解如何利用JTAG在量产中快速定位开路、短路及器件装配故障。