-
通信系统中LDPC译码的FPGA优化：并行译码器与内存架构设计
在5G/6G通信、卫星通信及NAND闪存纠错等场景中，低密度奇偶校验（LDPC）码因其接近香农极限的纠错性能成为核心编码技术。然而，传统串行译码架构受限于时钟频率与存储带宽，难以满足高速通信需求。本文聚焦FPGA平台，通过并行译码器设计与内存架构优化，实现LDPC译码的吞吐量提升与功耗降低。
-
基于CMMB系统的LDPC译码器的设计与实现
摘要：根据CMMB中LDPC码校验矩阵的结构特点，提出了一种部分并行译码结构的实现方法，并在XILINX的VirtexIV的XC4VLX80型FPGA上实现了这种结构。该设计充分利用了LDPC校验矩阵的规律，采用了一种适当的硬件结构和独特
-
多码率QC-LDPC译码器设计与实现
摘 要：低密度奇偶校验码（LDPC）是目前最有效的差错控制手段之一，而其中准循环LDPC 码（QC-LDPC）应用最为广泛。提出了一种通用的多码率QC-LDPC 译码器设计方法，并在FPGA 上完成了实现和测试。测试结果表明，该多
-
多码率QC-LDPC译码器设计与实现
摘 要：低密度奇偶校验码（LDPC）是目前最有效的差错控制手段之一，而其中准循环LDPC 码（QC-LDPC）应用最为广泛。提出了一种通用的多码率QC-LDPC 译码器设计方法，并在FPGA 上完成了实现和测试。测试结果表明，该多
