-
Arasan旗下CAN XL IP核心获得业界首个ASIL-D认证
Arasan宣布其CAN XL IP获得业界首个ASIL-D认证。 该认证还涵盖Arasan的CAN FD IP和CAN 2.0 IP。 加利福尼亚州圣何塞2026年4月21日 /美通社/ -- 业界领先的移动及汽车SoC IP提供...
-
IP核集成避坑：AXI总线互联中的QoS配置与突发长度优化
在FPGA系统设计中，AXI总线作为IP核互联的"数字高速公路"，其QoS（服务质量）配置与突发长度设置直接影响系统性能。某AI加速卡项目曾因这两个参数配置不当，导致图像处理模块的DDR访问延迟激增300%，系统吞吐量下降65%。经过深入优化，最终将总线效率提升至理论值的92%，这一蜕变过程揭示了AXI总线调优的关键法则。
-
FPGA IP核复用实战：AXI总线接口配置与中断处理模块封装
在FPGA开发中，IP核复用是提升开发效率、降低设计风险的核心技术。AXI总线作为ARM与Xilinx联合推出的高性能片上总线标准，已成为IP核互连的首选接口。本文以Xilinx Vitis环境为例，解析AXI总线配置与中断处理模块封装的实战技巧，助力工程师快速构建可复用的IP核。
-
Video In to AXI-Stream IP 核：架构、应用与实现(中)
-
Video In to AXI-Stream IP 核：架构、应用与实现(下)
-
Video In to AXI-Stream IP 核：架构、应用与实现(上)
-
DDR4 MIG IP核的详细介绍与配置探索
在现代电子系统设计中，高速、大容量存储器的应用日益广泛，DDR4（Double-Data-Rate Fourth Generation Synchronous Dynamic Random Access Memory）作为当前主流的高速动态随机存取存储器，凭借其卓越的性能和稳定性，在多个领域得到了广泛应用。为了简化DDR4存储器的接口设计，Xilinx等FPGA厂商推出了MIG（Memory Interface Generator）IP核，其中DDR4 MIG IP核为设计者提供了一个高效、易用的解决方案。本文将详细介绍DDR4 MIG IP核的结构、特性以及配置方法。
-
基于MCU器件如何实现IP核的设计？
IP核，也被称为知识产权核或知识产权模块，是经过反复验证的、可以重复使用的集成电路设计宏模块，主要应用于专用集成电路(ASIC)或者可编辑逻辑器件(FPGA)。IP核主要分为软IP核和硬IP核。
-
Arasan与Testmetrix携手合作
领先的半导体IP核提供商Arasan Chip Systems今天宣布，其MIPI DSI-2、CSI-2和C-PHY/D-PHY Combo IP已在Testmetrix C/D-PHY HDK和符合性测试平台上成功实施。 加利福...
-
新思科技宣布推出全新神经处理单元（NPU）IP核和工具链
（全球TMT2022年4月27日讯）新思科技（Synopsys, Inc）近日宣布推出全新神经处理单元（NPU）IP核和工具链，可提供业界领先的性能并支持新兴的复杂神经网络模型。新思科技DesignWare® ARC® NPX6和NPX6FS NPU IP可满足面向A...
-
新思科技推出全新神经处理器IP核，提供业界领先的3500 TOPS性能
新款DesignWare ARC NPX6 NPU IP核能够为汽车、消费类和数据中心芯片设计提供高达3500 TOPS的性能 摘要 DesignWare ARC NPX6 NPU IP核可提供业界领先的性能和30 TOPS/Watt（每秒万亿次运算/瓦）的...
-
一种基于ARM的IEEE802.11MAC协议IP核设计
无线局域网被认为是下一代IT产业发展的是大推动之一，被IT业赋予了极大的希望。无线局域网802.11系列标准的MAC协议是一样的，只是在物理层上有差异，因此对802.11MAC协议的开发，不论是在802.11b流行的今天，还是802.11g可能会成为主流的将来，都是很有意义的。
-
图神经网络加速芯片进入倒计时，全球首款商用图神经网络加速IP核正式发布
1月8日，在与中科院计算所和中科院计算所南研院的通力合作基础上，北京中科睿芯科技集团有限公司(简称中科睿芯)正式发布了一款图神经网络加速芯片的IP核(即制备芯片的知识产权核)，并宣布面向全球开展商用授权。
-
芯片设计中重要的IP核
芯片设计和制造流程简单来说可以分四个阶段的，功能/性能定义(需求分析)、IC设计(集成电路设计)、IC制造(光刻机部分了)、封装测试。
-
核心网络的发展讨论
1 研究背景 随着技术的进步和社会需求的发展，电话网络也在不断演进，各种新技术、新设备应用在网络之中，电话网络日趋高效、灵活。固定电话网在推动社会发展的过程中发挥了巨大而不可替代
-
JPEG编码器IP核性能优化解决方案
6月19日，半导体IP供应商CAST公司宣布对其提供的JPEG编码器IP核进行功能及性能优化。 系统设计师现在有两个速率控制选项可以选择，用于调试JPEG压缩功能的特定应用程序：
-
多格式视频编解码器CODA966，支持中国第二代视频编码标准
Chips&Media公司，一家领先的视频IP核供应商，日前宣布了其多格式视频编解码器IP CODA9系列最新成员CODA966，支持中国新的AVS+视频标准。 AVS+
-
积极应对触控新需求 晶心科技打造最高综合效益
如今，搭载触控技术的电子产品越来越多的融入到生活中来，触控
-
为什么SRv6和FlexE是第三代IP核心技术
面对5G eMBB、uRLLC、mMTC业务、和固移融合以及业务云化的综合承载需求，同时随着以太网、IP新技术相继涌现，承载网需要引入新技术来满足业务的不断发展。FlexE、SRv6是业界关注的
-
为什么SRv6、FlexE是第三代IP核心技术
面对5G eMBB、uRLLC、mMTC业务、和固移融合以及业务云化的综合承载需求，同时随着以太网、IP新技术相继涌现，承载网需要引入新技术来满足业务的不断发展。FlexE、SRv6是业界关注的
