-
FPGA IP核复用实战：AXI总线接口配置与中断处理模块封装
在FPGA开发中，IP核复用是提升开发效率、降低设计风险的核心技术。AXI总线作为ARM与Xilinx联合推出的高性能片上总线标准，已成为IP核互连的首选接口。本文以Xilinx Vitis环境为例，解析AXI总线配置与中断处理模块封装的实战技巧，助力工程师快速构建可复用的IP核。
-
开源工具链：嵌入式FPGA开发的破局者
在嵌入式FPGA开发领域，开源工具链正以颠覆性姿态重塑技术生态。从学术研究到工业原型，从物联网终端到边缘计算节点，以Yosys、IceStorm、nextpnr为核心的开源工具链，正在打破商业EDA的垄断，为开发者提供低成本、高灵活性的解决方案。
-
Vivado中文注释乱码问题的深度解析与解决方案
在FPGA设计与开发过程中，Vivado作为一款功能强大的EDA（电子设计自动化）工具，被广泛应用于数字电路的设计与仿真。然而，许多工程师在使用Vivado时，常常会遇到中文注释乱码的问题，这不仅影响了代码的可读性，也给项目的维护与调试带来了不便。本文将深入解析Vivado中文注释乱码的原因，并提供多种有效的解决方案，帮助工程师们更好地应对这一问题。
-
一分钟速览Vivado Device视图使用方法
在FPGA开发领域，Vivado设计套件凭借其强大的功能和直观的用户界面，成为了工程师们不可或缺的工具。其中，Device视图作为Vivado中的一个核心界面，为设计者提供了直观展示和配置FPGA器件的平台。本文将在一分钟内带您快速了解Vivado Device视图的基本使用方法。
-
Vivado生成的Bit文件过大问题解决方案
在FPGA开发过程中，使用Vivado设计套件进行项目编译时，有时会遇到生成的Bit文件（即比特流文件，用于配置FPGA硬件）体积过大的问题。这不仅会占用大量的存储空间，还可能影响固件下载的速度和效率。本文将深入探讨Vivado生成的Bit文件过大的原因，并提出相应的解决方案。
-
FPGA开发中避免Latch的产生：策略与实践
在FPGA（现场可编程门阵列）的开发过程中，Latch（锁存器）的产生是一个需要特别注意的问题。Latch与触发器（Flip-Flop）不同，它是一种对电平敏感的存储单元，可以在特定输入电平下保持状态不变。然而，在同步电路设计中，Latch的使用往往会导致一系列问题，如毛刺敏感、异步复位困难、静态时序分析复杂等。因此，避免Latch的产生是FPGA设计中的一项重要任务。本文将从Latch的产生原因、危害以及避免策略三个方面进行详细探讨。
-
Vivado编译常见错误合集及解决策略
Vivado是Xilinx公司推出的一款强大的FPGA开发工具，它为用户提供了从设计到实现的全面解决方案。然而，在FPGA设计过程中，Vivado编译错误是开发者经常遇到的问题。本文将总结Vivado编译过程中常见的错误类型，并提供相应的解决策略，帮助开发者更有效地解决问题。
-
智原推出推出FIE3240 FPGA开发验证平台，加速ASIC前期开发
ASIC设计服务暨IP研发销售厂商智原科技（Faraday Technology Corporation，TWSE：3035）今日针对SoCreaTIve！™物联网SoC平台系列，推出 FIE3
-
FPGA开发之GPIO配置，以ZYNQ为例
GPIO的结构体系 zynq的GPIO，分为两种，MIO(multiuse I/O)和EMIO(extendable multiuse I/O)。 ZYNQ的GPIO由4个BANK组成，其体系结构如图1所示。其中Bank0有32个GPIO引脚，Bank1有22个引脚，共54个GPIO引脚直接通过MIO连接到PS上，每个引脚可以通过寄存器的设
-
FPGA开发的工作经验指导
我现在最庆幸的事情就是从进入职场到现在一直是FPGA开发，我感觉，做FPGA开发这行经验是很重要的，入门简单，想提升会越来越难。做FPGA开发不只是会写写verilog和VHDL代码这么简单，我记得刚学习verilog的时候，光是要搞明白哪些语句可以综合，哪些语句不可以综合，就花费了很长时间。硬件开发语言是要映射成数字逻辑电路的，随着做FPGA的时间长了，写代码的时候脑子里都是0/1的翻转，会逐渐映射出一个个与非门、触发器、存储器，以及他们之间的连线，并且时时刻刻考虑怎样设计才能保证面积最小或者延迟最低。功能做对了还要考虑时序的优化，就算你功能设计的再完美，代码写的再简洁，设计的时候没有考虑时序，一切都是花架子、空摆设。
-
从汇编、C语言为起点，再到FPGA开发设计经验总结
在学习一门技术之前我们往往从它的编程语言入手，比如学习单片机时，我们往往从汇编或者C语言入门。所以不少开始接触FPGA的开发人员，往往是从VHDL或者Verilog开始入手学习
-
多种EDA工具的FPGA协同设计
现在的问题是：现在市场在FPGA开发方面的EDA工具令人眼花缭乱，各自侧重点不同，性能也不一样，我们应该如何选择?为了加速FPGA的开发，选择并协调好各种EDA工具显得非常重要，本文将探讨上述问题并给出一种解决方案。
-
Altera启动全球 SoC FPGA开发者论坛
21ic嵌入式讯 Altera公司今天宣布，启动Altera SoC开发者论坛(ASDF，Altera SoC Developers Forum)。这些开幕活动在硅谷、中国深圳和德国法兰克福举行，合作伙伴、开发者和
-
美高森美提供用于高带宽太空应用的RTG4 FPGA开发工具套件 增强太空领域领导地位
21ic讯 美高森美公司(Microsemi Corporation) 宣布提供RTG4™ FPGA开发工具套件。该套件是开创先河的同类首款平台，让太空应用设计人员可评测和开发基于美高森美RTG4高
-
从硬件角度讨论FPGA开发框架
FPGA采用了逻辑单元阵列概念，内部包括可配置逻辑模块、输出输入模块和内部连线三个部分。每一块FPGA芯片都是由有限多个带有可编程连接的预定义源组成来实现一种可重构数字电路。长久以来新型FPGA的功能和性能已经为
-
英蓓特推高性能SoC FPGA开发套件Lark Board
21ic讯—2014年9月18日消息，英蓓特科技近日宣布推出基于Altera Cyclone® V SoC的高性能开发板Lark Board(该独有开发板采用基于ARM的Altera Cyclone V SoC)。Lark Board专为大容量数据应用的开发而设计，适
-
英蓓特科技推出功能完善的SoC FPGA开发套件Lark Board
21ic讯 英蓓特科技日前宣布推出基于Altera Cyclone® V SoC的高性能开发板Lark Board。Lark Board专为大容量数据应用的开发而设计，适用于汽车、医疗设备、视频监控和工业控制等领域。Altera大中华销售总监Jeff
-
FPGA开发静态无功补偿控制器
“我们在NI CompactRIO平台上开发的SVC全数字控制系统，大大缩短了产品上市的时间又保证了系统的稳定性。” 挑战：电弧炉、轧钢机等大型工业设备在为企业创造产值的同时也带来了无功分量和高次谐波等危害
-
浅谈关于FPGA开发的基本流程
FPGA是可编程芯片，因此FPGA的设计方法包括硬件设计和软件设计两部分。硬件包括FPGA芯片电路、 存储器、输入输出接口电路以及其他设备，软件即是相应的HDL程序以及最新才流行的嵌入式C程序。目前微电子技术已经发展到
-
Altera交付业界最全面的28-nm FPGA系列开发套件
21ic讯 Altera公司日前宣布，开始提供Cyclone® V GX FPGA开发套件，这是业界第一款28-nm开发套件，支持面向大批量应用的低成本、低功耗系统级解决方案的快速设计和开发。Altera是第一家为客户提供28-nm FPGA开
