-
基于DSPMCU的数字控制DC-DC的环路实现与抗干扰设计
当数字控制技术被引入DC-DC电源领域，工程师面对的核心命题不再是“是否选用数字方案”，而是“如何在数字域中实现比模拟控制更优的环路性能”。数字控制DC-DC相比传统模拟方案，在参数可编程性、抗干扰能力和系统集成度上展现出显著优势。然而，数字控制引入了量化误差、计算延迟和采样抖动等模拟域不存在的问题，这些因素直接影响环路的稳定性和输出精度。本文将从数字环路的核心架构出发，分析数字PID控制的实现方法，并系统阐述从硬件外设配置到PCB布局的抗干扰设计策略。
-
从大算力到精细感知：DSP定义具身机器人的“灵动情商”与实时交互能力
在具身智能的演进路径中，多模态大模型（VLA）的出现为机器人注入了理解与规划的“灵魂”。然而，将复杂的感知、理解、动作与规划整合进单一模型，在物理世界中面临着严峻的实时性挑战。具身机器人在复杂的现实环境中，必须在毫秒级的循环内完成从感知到决策再到行动的闭环。如果无法解决运控、功耗与散热的矛盾，机器人将难以实现流畅的避障与行动。这种对低功耗与极低延迟的极致追求，正推动数字信号处理器（DSP）从传统的音频处理走向机器人感知的核心舞台。
-
从传感器到AI的深度赋能，芯原构筑具身机器人技术基石
2026年7月3日，芯原具身机器人专题技术研讨会在上海正式举行。会上，芯原股份首席战略官、执行副总裁、IP事业部总经理戴伟进以“机器人技术基石，从传感器到AI”为主题，分享了芯原在机器人领域的深厚积累、技术路径以及与客户合作的实践经验。
-
集成高精度ADC的DSP芯片选型：采样率分辨率通道数权衡
伺服驱动、光伏逆变器和数字电源等实时控制系统中，DSP芯片的ADC外设承担着将模拟信号“转译”为数字世界的重任。电流采样精度直接影响电机控制环路质量，电压检测分辨率则关乎逆变器输出波形质量。然而，采样率、分辨率与通道数三者之间存在着微妙的权衡关系，这种权衡从芯片选型阶段就决定了系统的性能上限。本文将从信号链路的角度，剖析集成ADC的DSP在电气参数选择上的决策方法，帮助工程师在有限的芯片资源内实现信号采集性能的最优配置。
-
DSP芯片生命周期管理：选型时如何避免EOL风险
“产品刚上量，DSP芯片却停产了”——这是嵌入式工程师最不愿听到的消息。某通信设备厂商曾经历这样一次教训：在新平台开发中选用了一款DSP，配套的SDRAM存储器在产品准备铺量时突然被镁光等厂家宣布停产，导致项目团队不得不紧急囤积库存芯片，并四处寻找替代货源。在工业控制、汽车电子、通信设备等长生命周期产品中，DSP芯片的EOL风险是需要严肃应对的挑战。一颗DSP的停产，可能导致整个产品线陷入“无芯可用”的困境。
-
DSP片内SRAM大小与DMA带宽对实时算法的制约分析
现代DSP芯片的运算能力已今非昔比。TI C64x+系列峰值MIPS高达8000，ADI SHARC系列更可实现单周期4次乘加操作，Ceva XC4000支持8路并行浮点运算。然而，再锋利的刀刃，若喂料跟不上，也不过是空中楼阁。片内SRAM的容量天花板与DMA带宽的隐性瓶颈，才是实时算法落地时真正的"拦路虎"。
-
DSP vs FPGA vs MCU：中等算力场景的选型决策树
当一个嵌入式项目进入方案设计阶段，工程师面临的第一个关键决策往往是：“该选什么芯片?” DSP、FPGA、MCU三者之间的边界在数据手册上看似清晰，但当面对中等算力场景——算力要求介于简单控制和超高性能计算之间的“灰色地带”——选型变得棘手。选错了，轻则项目延期、成本失控，重则整个方案需要推倒重来。
-
为什么RISC-V需要DSP扩展?
在嵌入式开发领域，数字信号处理(DSP)需求正在快速增长。从智能家居的语音交互到无线耳机的主动降噪，从工业电机控制到便携式医疗设备的信号分析，越来越多的低功耗嵌入式设备需要高效完成信号运算。传统方案中，我们要么依赖昂贵的专用DSP芯片，要么忍受通用处理器处理复杂运算时的低效率。随着RISC-V架构的兴起，通过P扩展DSP指令集，通用RISC-V内核也能拥有比肩专用DSP的运算能力，为成本敏感的嵌入式设计提供了全新方案。
-
基于SOGI-PLL的DSP电网同步锁相环设计
当电网电压畸变率飙升至15%、三相不平衡度突破8%，传统SRF-PLL在半个周期内便彻底失锁，整个并网系统瞬间崩溃。而SOGI-PLL(二阶广义积分器锁相环)却能在同样的恶劣条件下将相位抖动压至1度以内——这不是魔法，是数学与工程的精密合谋。
-
TI C6000系列DSP与FPGA在实时信号处理中的性能对比
在实时信号处理领域，TI C6000系列DSP与FPGA是两种最主流的处理器选择。前者以软件可编程性和高效算法库见长，后者以硬件并行化和极致吞吐量著称。两者都能完成FFT、滤波、矩阵运算等核心任务，但在架构原理、性能特征和适用场景上存在本质差异。理解这些差异，是系统架构师做出正确选型决策的前提。
-
安森美引领助听器技术变革：从双模蓝牙音频SoC到AI驱动的DSP平台_sp
随着全球老龄化趋势的加剧以及银发经济的兴起，助听器不再仅仅是简单的扩音设备，而是集成了无线互联、智能交互、环境识别等多种功能的高级听觉增强工具。
-
Nordic 蓝牙LE Audio多普勒设备在外科手术和临床应用中提供可靠的无线连接
Remington Medical 的 VascuChek 采用 Nordic nRF5340 SoC，可提供低延迟、高音质，从而实现对患者血流状况的稳定监测。
-
地平线征程 6 系列集成 Cadence Tensilica Vision DSP，实现规模化量产，合作加速智能驾驶解决方案部署
近日，楷登电子 Cadence 宣布，地平线征程® 6(J6)已成功将 Tensilica Vision DSP 集成至其系统级芯片中，并实现了规模化量产。Cadence Tensilica 将为搭载地平线 J6 系列的多款主机厂车型提供技术支持。此里程碑标志着 Cadence 与地平线进一步深化合作，双方共同推动面向大众市场的智能辅助驾驶解决方案成功落地。
-
Cadence 推出专为新一代语音 AI 与音频应用打造的 Tensilica HiFi iQ DSP
第六代 HiFi DSP 为基于语音的 AI 应用和最新沉浸式音频格式带来更出色的性能与能效表现
-
FPGA DSP Slice高效利用：乘加运算流水线设计与资源复用策略
在FPGA实现数字信号处理（DSP）算法时，DSP Slice作为专用硬件资源，其利用效率直接影响系统性能与成本。本文聚焦乘加运算（MAC）的优化实现，分享流水线设计与资源复用的实用技巧，帮助开发者在有限资源下实现更高吞吐量。
-
UltraScale+架构深度解析：如何利用DSP Slice优化浮点运算性能
在高性能计算与信号处理领域，浮点运算能力是衡量硬件加速效率的核心指标。AMD UltraScale+架构凭借其增强的DSP Slice设计，为浮点运算优化提供了突破性解决方案。本文将深入解析该架构如何通过硬件架构创新与软件协同设计，实现浮点运算性能的显著提升。
-
赋能智算升级|基于极海G32R501实时控制DSP/MCU的AI服务器电源应用方案
珠海2026年3月13日 /美通社/ -- 全球超大规模数据中心建设正迎来爆发式增长，设备算力密度与能源消耗规模同步攀升。随着绿色能源转型进程的不断深化，数据中心作为数字经济发展的核心基础设施，其规模化布局与升级需求日益凸显，对供电系统的能效、稳定性与智能化水平也提出了更高要求。...
-
Ceva在恩智浦的软件定义车辆处理器上实现实时人工智能加速
恩智浦 S32Z2 和 S32E2 实时处理器集成Ceva的 AI DSP，为软件定义车辆提供预测分析、能量管理和智能控制功能
-
基于嵌入式DSP的滤波算法应用，提升信号质量的关键方法
智能家居、工业物联网和智能穿戴设备蓬勃发展，信号质量已成为决定系统性能的核心指标。嵌入式DSP(数字信号处理器)凭借其专为信号处理优化的硬件架构与指令集，在噪声抑制、特征提取等场景中展现出独特优势。本文将结合实际案例，解析如何通过嵌入式DSP实现高效滤波算法，为信号处理提供可落地的解决方案。
-
嵌入式DSP在医疗电子中的应用，心电图信号分析与处理
在医疗电子设备向便携化、智能化狂奔的今天，嵌入式数字信号处理器(DSP)正成为心电图(ECG)信号处理领域的“隐形冠军”。从三甲医院的监护仪到家庭健康手环，从动态心电图记录仪到植入式心脏监测器，这些设备背后都跳动着一颗强大的“DSP心脏”——它以纳秒级的运算速度、微瓦级的功耗控制，在毫秒间完成对生命信号的精准解读，为心血管疾病的早期诊断与实时干预提供了关键技术支撑。
