-
版图物理验证进阶：Calibre DRC/LVS报错中的“虚假错误”识别与一键修复策略
在芯片物理验证的最后阶段，工程师们常常面临一个令人头疼的问题：Calibre DRC（设计规则检查）和LVS（版图与原理图一致性检查）报告中充斥着大量“虚假错误”。这些错误并非真正的设计缺陷，而是由工具误判、数据精度误差或规则文件配置不当引起的噪声信号。如何快速识别并修复这些虚假错误，成为提升验证效率的关键。
-
物理验证自动化：Perl脚本自动修复Calibre标记错误的实战进阶
在7/nm及以下先进工艺中，物理验证（DRC/LVS）的规则数量呈指数级增长，单次运行可能产生数万条违/规信息。传统的“人工读报告-手动改版图”模式不仅效率低下，还容易因疲劳操作引入新错误。利用Perl脚本结合Calibre的SVRF命令，实现“报告解析-自动修改-迭代修复”的闭环，是后端工程师提升TAT（周转时间）的核心技能。
-
Calibre DRC/LVS进阶：车规级芯片的“可靠性”守门法则
在汽车智能化的浪潮下，车规级芯片不再仅仅是算力的堆砌，更是行车安全的“大脑”。与消费级芯片不同，车规级芯片须在-40℃至150℃的极端温差、持续振动及高湿环境中，保持15年乃至整个生命周期的零失效运行。这一严苛要求使得Calibre DRC/LVS物理验证不再是简单的“找错游戏”，而是一场关于可靠性的“全维度体检”。
-
西门子 Calibre 平台扩展早期设计验证解决方案
西门子数字化工业软件近日为其集成电路 (IC) 物理验证平台 —— Calibre® 扩展一系列电子设计自动化 (EDA) 早期设计验证功能，可将物理和电路验证任务“左移”， 在设计和验证流程的早期阶段即能识别、分析并解决复杂的 IC 和芯片级系统 (SoC) 物理验证问题，进而帮助 IC 设计团队和公司加快流片速度。
-
简化 IC 电路验证过程的Calibre nmLVS-Recon 技，你知道吗？
什么是简化 IC 电路验证过程的Calibre nmLVS-Recon 技?它有什么作用?为了帮助集成电路 (IC) 设计人员更快地实现设计收敛，Mentor, a Siemens business 近日将Calibre® Recon 技术扩展至 Calibre nmLVS 电路验证平台。Calibre Recon 技术于2019年推出，作为 Mentor Calibre nmDRC 套件的扩展，旨在帮助客户在早期验证设计迭代期间快速、自动和准确地分析 IC 设计中的错误，从而极大地缩短设计周期和产品上市时间。
-
给大家介绍5个必备的Linux应用
Linux需要哪些应用程序？ 答案取决于您对Linux桌面的使用目的。 但是，大多数Linux用户会安装一些必备应用程序。 今天，小编将介绍5个最重要的Linux应用，快来收集它们吧。
-
Mentor Graphics 推出针对 Tanner 模拟/混合信号 IC 设计环境的 Tanner Calibre One 验证套件
21ic讯—Mentor Graphics®公司(纳斯达克代码：MENT)今天宣布推出 Tanner Calibre One IC 验证套件，作为 Tanner™ 模拟/混合信号 (AMS) 物理设计环境不可或缺的一部分，使 Tanner EDA 的用户群可以轻松使用 Calibre® 验证工具的所有功能。
-
Mentor Graphics宣布与GLOBALFOUNDRIES合作开发适用于 22FDX平台的设计参考流程和工艺设计套件
Mentor Graphics公司(纳斯达克代码：MENT)近日宣布，正与 GLOBALFOUNDRIES 展开合作，认证 Mentor® RTL 到 GDS 平台(包括RealTime Designer™ 物理 RTL 合成解决方案和 Olympus-SoC™ 布局布线系统)能
-
SMIC透过Calibre PERC平台为IP认证方案添加可靠性检查
Mentor Graphics公司近日宣布，中芯国际集成电路制造有限公司(Semiconductor Manufacturing International Corporation, SMIC)将在其IP认证计划中加入新的电路可靠性检查，使用Calibre PERC产品。可靠性验证有助于
-
Calibre xACT 产品可满足寄生电路参数提取需求
Mentor Graphics 公司宣布推出全新 Calibre xACT 寄生电路参数提取平台，该平台可满足包括 14nm FinFET 在内广泛的模拟和数字电路参数提取需求，同时最大限度地减少 IC 设计工程师的猜测和设置功夫
-
明导CEO：如何解决制程工艺带来的新挑战
随着20nm SoC已进入开发阶段，14nm、10nm甚至7nm工艺均在逐步推进中。众所周知，在EDA行业，20nm工艺要解决的是支持双重图形(Double Patterning)的问题。明导公司(Mentor
-
Mentor设计和验证工具获得TSMC 16nm FinFET生产认证
Mentor Graphics公司宣布，其集成电路设计到制造的整套解决方案已获得TSMC 16nm FinFET工艺的设计规则手册(DRM)和1.0版本SPICE模型认证。 该认证包括的工具有Calibre物理验证及可制造性设计(DFM)平台、Olympus-SoC
-
联咏科技采用Calibre xACT提取工具提升布局后芯片仿真结果
明导国际(Mentor Graphics)近日宣布，联咏科技(Novatek Microelectronics)采用Calibre® xACT™ 3D提取工具来精准确认电路之寄生参数，以提升布局后(post-layout)芯片仿真的结果。Calibre xACT 3D产品具备
-
联咏科技采用Calibre xACT提取工具实现高准确度的布局后仿真
明导国际(Mentor Graphics)今天宣布，联咏科技(Novatek Microelectronics)采用Calibre® xACT™ 3D提取工具来精准确认电路之寄生参数，以提升布局后(post-layout)芯片仿真的结果。Calibre xACT 3D产品具备完
-
Mentor Graphics工具被纳入台积电3D－IC参考流程
Mentor Graphics 公司近日宣布其解决方案已由台积电使用真正3D堆叠测试方法进行了验证，可用于台积电3D-IC参考流程。该流程将对硅中介层产品的支持扩展到也支持基于TSV的、堆叠的die设计。具体的Mentor®贡献包括
-
AWSC选择Mentor Graphics Calibre纳米平台用于验证先进砷化镓无线集成电路
【导读】Mentor Graphics公司近日宣布，AWSC已经选择Calibre? nmDRC?和nmLVS?产品作为其针对手机和其他无线应用中砷化镓集成电路的金级核签物理验证解决方案。作为其提供的代工服务的一部分，AWSC将为客户提供Calibr
-
AWSC选择Mentor Calibre纳米平台用于验证先进砷化镓无线集成电路
Mentor Graphics公司日前宣布，宏捷科技股份有限公司(AWSC)已经选择Calibre® nmDRC™和nmLVS™产品作为其针对手机和其他无线应用中砷化镓集成电路的金级核签物理验证解决方案。作为其提供的代工服务的
-
AWSC选择Mentor Graphics Calibre纳米平台验证先进砷化镓
Mentor Graphics公司今天宣布，宏捷科技股份有限公司（AWSC）已经选择Calibre? nmDRC?和nmLVS?产品作为其针对手机和其他无线应用中砷化镓集成电路的金级核签物理验证解决方案。作为其提供的代工服务的一部分，AWSC将
-
AWSC选择Calibre纳米平台用于验证先进砷化镓无线集成电路
Mentor Graphics公司(纳斯达克代码：MENT)日前宣布，宏捷科技股份有限公司(AWSC)已经选择Calibre® nmDRC™和nmLVS™产品作为其针对手机和其他无线应用中砷化镓集成电路的金级核签物理验证解决方案。
-
Mentor Graphics为飞思卡尔提供Tessent晶片测试、良率分析、Calibre物理验证
【导读】Mentor Graphics公司(纳斯达克代码：MENT)近日宣布飞思卡尔半导体公司(Freescale?)(纽交所代码：FSL，FSL.B)已选定Mentor作为其在晶片测试、良率分析、物理验证和DFM技术领域的理想合作伙伴。 此次合作
jeakjiang
潜力变实力
w32m
快意恩仇
huihua001
yzdxzhangbo
zyx818102
dqly5
gaofei207
jinwandalaohu
lixiang69
fangmailbox
太阳系的天体
qmei2008
asklaibao
szhr998
neomissing
EasierDX
martian618
probigfat
