AXI4-Stream协议

关注0人关注

我要报错

FPGA中AXI4-Stream协议数据对齐与TKEEP信号处理

在FPGA高速数据流设计中，AXI4-Stream（AXIS）是连接DMA、DSP和视频IP的“血管”。但很多工程师只关注TDATA和TLAST，却忽略了TKEEP信号，导致在非对齐数据传输时出现数据错位、CRC校验失败等隐蔽Bug。本文将详解TKEEP在数据对齐中的实战用法，帮你避开“最后一拍”的坑。

嵌入式分享
2026-05-21

FPGA AXI4-Stream协议
AXI4-Stream协议详解

AXI4-Stream去掉了地址项，允许无限制的数据突发传输规模；一、接口信号描述信号源描述ACLK时钟源全局时钟信号。所有信号在ACLK信号上升沿采样。ARESETn复位源全局复位信号。ARESET

充电吧
2019-03-27

axi4-stream协议