-
KiCad 6.0高速PCB设计：差分对等长与阻抗控制避坑指南
在USB3.0、PCIe、千兆以太网等高速接口设计中，差分对（Differential Pair）的布线质量直接决定了信号完整性（SI）。KiCad 6.0虽然是一款开源EDA工具，但其高速设计能力已今非昔比。本文将结合实战经验，梳理从“规则定义”到“等长绕线”的全流程避坑要点。
-
告别手工铺铜：利用Python脚本在Cadence Allegro中实现电源平面的自动化分割与优化
在高速PCB设计中，电源平面的分割与优化是决定系统稳定性的关键，也是工程师最耗时的手工劳动之一。本文将带你利用Python脚本，在Cadence Allegro中实现电源平面的自动化处理，彻底告别重复性劳动。
-
自动布局器（Auto-Placer）不好用？手把手教你设置约束条件提升布局质量
在高速PCB设计中，自动布局器（Auto-Placer）常被工程师视为“鸡肋”——要么布局混乱需要手动大改，要么耗时过长却效果平平。其实，问题往往出在约束条件设置不当。本文通过实战案例，教你如何通过精准设置约束条件，让自动布局器成为高效设计利器。
-
高速差分对：阻抗连续性控制与过孔残桩的背钻技术深度解析
在高速PCB设计中，差分对因其抗干扰能力强、信号完整性好的特性，成为高速接口（如PCIe、USB、HDMI等）的首选传输方式。然而，要实现稳定的高速信号传输，仅靠差分对的物理布局远远不够，阻抗连续性控制与过孔残桩（Stub）的消除技术同样关键。本文将从阻抗连续性控制与背钻技术两个维度，解析高速差分对设计的核心挑战与解决方案。
-
DDR5高速PCB设计实战：等长约束与信号完整性仿真的深度解析
在DDR5高速PCB设计领域，等长约束与信号完整性仿真已成为保障系统稳定性的核心环节。本文结合实际工程案例，从等长约束规则设置、蛇形走线优化、信号完整性仿真流程三个维度展开分析，为工程师提供可直接落地的操作指南。
-
高速PCB设计挑战，SI和PI仿真到量产的优化建议
随着信号速率突破至10Gbps以上，印刷电路板的设计范式正在发生根本性转变。在DDR5、PCIe 5.0、56G PAM4等高速接口普及的背景下，PCB不再是简单的电气互连载体，而成为影响系统性能的关键环节。信号完整性(SI)和电源完整性(PI)问题在高速设计中相互耦合，单一优化往往顾此失彼。从仿真分析到量产落地，设计团队需要建立系统化的优化方法论。本文将围绕传输线效应、电源分配网络、过孔设计、叠层规划以及制造公差控制五个维度，结合工程实践案例，阐述高速PCB设计中SI与PI问题的应对策略。
-
DDR5高速PCB设计实战：从堆叠规划到等长绕线的“避坑”全流程解析
在DDR5时代，PCB设计已从“功能实现”跃升为“极限性能博弈”。当信号速率突破6400MT/s，每1ps的时序偏差都可能引发数据采样错误。本文结合多个实战案例，深度解析DDR5 PCB设计的全流程避坑策略。
-
告别手动铺铜：自动化脚本重塑电源平面设计新范式
在高速PCB设计领域，电源平面的分割与优化始终是制约设计效率的核心痛点。传统手动铺铜方式不仅耗时费力，更因人为操作的不确定性导致信号完整性隐患。随着EDA工具智能化升级，Cadence Allegro与Altium Designer的自动化脚本功能正引领一场电源平面设计的革命，通过代码驱动实现智能分割与动态优化，将设计周期从数天缩短至数小时。
-
Allegro PCB Editor：高速PCB设计中差分对走线与阻抗匹配的精准实现
在5G通信、人工智能等高速数字系统中，差分信号因其抗干扰能力强、EMI辐射低等特性成为主流传输方式。Allegro PCB Editor凭借其强大的约束管理器（Constraint Manager）和阻抗控制工具，为高速差分信号的精确布线提供了完整解决方案。本文将围绕差分对规则设置与阻抗匹配两大核心，解析其在高速PCB设计中的关键实现路径。
-
深入解析高速电路布局走线
高速PCB布线设计需细致规划，从电源、地线处理到数字模拟电路隔离，再到布线策略选择，每一步都需遵循严格的规则并利CAD工具辅助。通过不断仿真验证与规则检查，确保最终设计既满足电气性能要求，又具备良好的可制造性。
-
PCB的外层和内层覆铜技巧
电源类PCB通常电流都比较大，电压呢也非常的高，通常我们在处理高压的PCB的时候都不会铺铜，因为如果存在高压就必须要考虑的一点就是爬电间距，高压与低压之间的爬电间距太小的话会有安全隐患。
-
高速信号与高速PCB设计存在的一些理解误区分享
提到“高速信号”，就需要先明确什么是“高速”，MHz速率级别的信号算高速、还是GHz速率级别的信号算高速?
-
在高速PCB设计是为什么需要控阻抗?
我们在高速PCB设计是为什么需要控阻抗呢，哪些信号需要控阻抗以及不控阻抗对我们的电路有什么影响呢?
-
PCB板完整性及解决方案
信号之间由于电磁场的相互祸合而产生的不期望的噪声电压信号称为信号串扰。
-
如何在高速PCB布线时降低电感
我们都知道，高频的小电容对瞬间电流的反应最快。
-
高速PCB内同步时钟系统设计简介
首先，我们来回顾一下怎么判断一个系统是共同时钟，之前的博文提到，找时钟树，确定时钟信号的关系，是判断各种时序系统的关键。共同时钟系统，一般有一个外部的晶振或者晶体，然后通过时钟分配器分别连到系统的驱动端和接收端(也可以是FPGA直接输出不同的时钟到驱动端和接收端)，由外部时钟线来控制系统的时序工作方式，叫共同时钟系统。
-
高速PCB设计策略要有针对性，不同领域要具体情况具体分析
目前高速PCB的设计在通信、计算机、图形图像处理等领域应用广泛。而在这些领域工程师们用的高速PCB设计策略也不一样。
-
掌握了布线的基本要求，才能设计出精品高速PCB
相邻层的布线避免走成同一方向，以减少层间串扰，如果不可避免，特别是信号速率较高时，应考虑用地平面隔离各布线层，用地信号隔离各信号线。
-
硬件工程师谈高速PCB信号走线规则TOP9
在高速的PCB设计中，时钟等关键的高速信号线，走线需要进行屏蔽处理，如果没有屏蔽或只屏蔽了部分，都会造成EMI的泄漏。建议屏蔽线，每1000mil，打孔接地。
-
利用布线技巧提高嵌入式系统PCB的信号完整性
随着电子技术的迅猛发展，嵌入式系统的应用越来越广泛，在很多应用中，人们考虑的不再是功能和性能，而是可靠性和兼容性。印制电路板(print circuit board，PCB)是电子产品
