-
静态时序分析中Multi-Mode Multi-Corner的配置实践
在28nm及以下工艺节点，只做单一工况（Best/Worst、Func/Test）的静态时序分析（STA）已远远不够。Multi-Mode Multi-Corner（MMMC） 分析通过对不同工作模式（Functional / Scan / Power-Down）与多个PVT（Process-Voltage-Temperature）角落联合验证，是签核（Sign-off）前发现隐藏时序违例的唯一严谨做法。本文以Synopsys PrimeTime（PT）为主，兼述DC/ICC2中的配置思路，给出可落地的MMMC实践流程。
-
逻辑分析仪时序分析：Setup/Hold Time违/规的捕捉与分析方法
在高速数字电路调试中，Setup（建立时间）和Hold（保持时间）违/规是导致系统间歇性死机或数据错误的“隐形杀手”。由于这类违/规通常发生在纳秒甚至皮秒级，且具有随机性，普通示波器难以捕捉。逻辑分析仪凭借其多通道并行采集与深度存储能力，成为定位此类时序缺陷的“显微镜”。
-
set_multicycle_path的用法示例
本文将以具体实例来讲解时序约束中set_multicycle_path的约束方法及其效果。
-
Quartus II时序分析器：确保FPGA设计满足时序要求的利器
在现代电子系统设计中，FPGA（现场可编程门阵列）因其高度的灵活性和可配置性而广泛应用于各种复杂系统中。然而，随着设计规模的不断扩大和时钟频率的不断提升，FPGA设计的时序问题日益凸显。为了确保设计能够在预定的时钟频率下稳定工作，Quartus II软件中的时序分析器（TimeQuest Timing Analyzer）成为了设计师们不可或缺的工具。本文将深入探讨Quartus II时序分析器如何帮助设计师确保设计满足时序要求。
-
FPGA设计中的时序分析技术：提升性能的关键
在FPGA（现场可编程门阵列）设计领域，时序分析不仅是验证设计正确性的必要步骤，更是提升设计性能的重要手段。随着FPGA应用领域的不断拓展和复杂化，对设计性能的要求也越来越高，因此，如何通过使用特定的时序分析技术来优化FPGA设计，成为了一个值得深入探讨的话题。
-
【ZDS示波器高级分析功能】时序分析
如何获取最新的时序分析功能？
-
51单片机的延时及时序分析
51单片机工作时，是在统一的时钟脉冲控制下一拍一拍地进行的。这个脉冲是由单片机控制器中的时序电路发出的。单片机的时序就是CPU在执行指令时所需控制信号的时间顺序，为了保证各部件间的同步工作，单片机内部电路应在唯一的时钟信号下严格地控时序进行工作，在学习51单片机的时序之前，我们先来了解下时序相关的一些概念。
-
如何利用FPGA进行时序分析设计
FPGA(Field-Programmable Gate Array)，即现场可编程门阵列，它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。对于时序如何用FPGA来分析与设计，本文将详细介绍。
