处理器
-
意法半导体推出世界首个内置抗量子硬件加密处理器的移动安全芯片产品ST54M，为下一代互联服务保驾护航
2026年6月25日，中国——服务多重电子应用领域、全球排名前列的半导体公司意法半导体 (STMicroelectronics，简称ST，纽约证券交易所代码:STM) 推出了一款移动安全芯片，这款名为ST54M的新产品可以帮助智能手机等各类个人消费电子厂商应对即将到来的防御量子攻击安全要求，同时确保用户在各类不同的互联增值服务时获得顺畅无缝的体验。
-
内存模型的核心问题：三大并发特性详解
在多核处理器成为主流的今天，并发编程已经成为每一个后端开发者必须掌握的核心技能。但并发编程为什么总会出现莫名其妙的Bug?为什么明明顺序正确的代码，在多线程下运行就会得到不符合预期的结果?这些问题的根源，几乎都和内存模型脱不开关系。内存模型是并发编程的底层规则，它定义了多线程访问共享内存时的行为规范，也解释了可见性、有序性这些并发问题的底层来源，掌握内存模型，才能真正理解并发编程的内在逻辑。
-
电子微组装封装详解
拆开一部智能手机，你能看到指甲盖大小的处理器、米粒大的摄像头模组、比邮票还小的射频芯片，这些功能各异的元器件能稳定集成在巴掌大的机身里，核心支撑就是电子微组装封装技术。它不是简单的“把芯片装到电路板上”，而是在微米级尺度下实现芯片互联、结构保护、热管理、电磁屏蔽的系统性工程，是决定电子设备性能、可靠性、体积的核心技术之一。
-
忆联×英特尔×新华三：以"存算协同"破局AI智算性能瓶颈
深圳2026年6月22日 /美通社/ -- 近日，忆联携手英特尔、新华三，三方联合发布面向AI智算场景的新一代分布式存储解决方案。该方案以新华三AI原生存储UniStor X20000为基座，搭载英特尔至强® 6处理器与忆联UH812a企业级PCIe 5.0 SSD，通过...
-
意法半导体与量子计算：为一个新的计算前沿带来规模化制造能力
在工业半导体深耕多年的意法半导体正式进军量子计算机领域，准备借助其深厚的技术沉淀和知识积累推动硅基量子计算机的商用化进程，满足实际应用部署对高品质、扩展性和成本管控的要求。依托垂直整合制造(IDM)模式、法国克罗勒(Crolles)工厂先进的300 毫米生产线，以及全耗尽绝缘体上硅(FD-SOI)技术平台，意法半导体具备解决量子计算机产业化这个核心难题的绝佳条件。
-
Supermicro推出搭载Intel Xeon 6+处理器的新服务器解决方案，助力大规模云与数据中心降低总体拥有成本并加快上线时间
12款新系统涵盖Hyper、SuperBlade®、FlexTwin™和GrandTwin®系列，提供业界领先的核心密度，单台服务器最多可搭载576个能效核 突破性的每瓦性能与能效设计，旨在降低高密度云及企业...
-
AI时代，数据为先，零刻ME Pro大存储电脑系列多款新品发布
深圳2026年5月29日 /美通社/ -- 在AI时代，算力与数据的深度融合正在重塑生产力工具的形态。零刻今日正式宣布，其ME Pro大存储系列迷你主机迎来重磅新品，同步推出2盘位与4盘位版本，并搭载Intel Core i5-13500H、AMD Ryzen 7 H ...
-
AEPC“艾思齐”健康标准首评年度标杆！2026国产车规芯片新品十强榜单正式发布！
在今日盛大开幕的第十三届汽车电子创新大会(AEIF 2026)上，依据AEPC汽车电子专业委员会正式发布的国产车规芯片健康指数评价标准——“艾思齐”(AsaChi)进行评定、备受行业瞩目的“2026国产车规芯片新品十强”榜单正式揭晓。
-
英飞凌与d-Matrix携手提升交互式AI推理性能与能效
【2026 年 5 月 26 日，德国慕尼黑讯】全球功率系统与物联网领域的半导体领导者—— 英飞凌科技股份公司(法兰克福证交所代码：IFX / 美国 OTCX 国际场外交易市场代码：IFNNY)今日宣布，与专注于数据中心高交互、低时延 AI 推理计算的先锋企业 d-Matrix® 达成合作。依托英飞凌电源解决方案，d-Matrix 旗下 Corsair™推理加速器在高密度板卡上实现了业界领先的性能、能效与系统集成度。d-Matrix 方案采用英飞凌 OptiMOS™ TDM2254xx 双相功率模块，可实现真正的垂直供电，电流密度高达 1.0A/mm²。
-
超34000台！兆芯ZX86处理器100%中标海南省智慧教育项目 持续领跑教育信创 "真替真用"
北京2026年5月26日 /美通社/ -- 近日，兆芯ZX86处理器再度斩获省级智慧教育大单，以100%中标、超34000台的整机规模，成功落地海南省中小学校智慧教育基础环境建设项目，成为本项目唯一中标国产计算核心，相关终端设备将全面覆盖全省中小学信息技术教室、学生机房、教师备课...
-
简化低功耗处理器以太网连接的实用方案
在物联网、工业自动化、智能楼宇等场景中，低功耗处理器凭借其节能优势，成为边缘终端设备的核心选择。但这类处理器普遍存在资源受限、接口简化的特点，缺乏集成以太网MAC(介质访问控制)模块，不支持传统MII、RMII等以太网接口，导致以太网连接设计复杂、功耗升高、成本增加，成为制约低功耗设备联网的关键瓶颈。
-
注重时序统一而非只求极速：制胜型游戏系统需要节奏把控，而非仅靠低延迟
在高性能游戏系统的工程设计中，延迟往往被视作一个需要尽可能降低的数值。宣传资料都在推崇更低的毫秒数，基准测试都疯狂对比输入延迟与音频延迟;固件研发团队致力于优化更快的循环周期与更高的轮询频率。然而，这种虽便捷的量化视角，却忽略了一个核心本质。
-
米尔RK3506工业网关：如何打通现场采集、无线传输与行业规约接入?
这不是单纯的产品介绍，而是一次围绕工业网关核心任务展开的技术验证。测试平台选用米尔电子 MYD-YR3506 开发板，搭载 MYC-YR3506 核心板，基于瑞芯微 RK3506 处理器与 Ubuntu 22.04 环境，对 Modbus 采集、MQTT 上云和 IEC104 规约交互三条链路进行了完整验证。
-
SPARC的技术基石：RISC架构的极致演绎
在计算机处理器的发展史上，SPARC(Scalable Processor Architecture，可扩展处理器架构)是RISC(精简指令集计算机)技术的重要代表之一。作为Sun Microsystems(后被Oracle收购)于1985年推出的开放式架构，SPARC凭借其精简高效的指令集、出色的可扩展性和多处理器支持能力，曾在工作站、服务器和超级计算机领域占据重要地位。
-
IAR与OSYX Technologies宣布合作，Bao Hypervisor可在经过功能安全认证的嵌入式工具链上运行
此次合作将Bao集成至IAR开发工具，首批面向瑞萨RH850平台即时可用，后续还将扩展至更多处理器架构
-
多线程程序中操作的原子性：原理、风险与实践
在多核处理器普及的今天，多线程编程已成为提升系统性能的核心手段。然而，多线程环境下的并发操作往往伴随着数据不一致、竞态条件等问题，其中原子性是保障并发程序正确性的三大核心特性(原子性、可见性、有序性)之一。深入理解原子性的本质，掌握原子操作的实现机制与应用场景，是开发者编写高效、稳定并发程序的必备能力。
-
内存模型的核心概念与价值
在多核处理器成为标配的当下，并发编程成为开发者充分利用硬件性能、构建高效应用的必备技能。然而，并发场景下的线程安全问题却常常让开发者陷入困境，数据不一致、竞态条件等问题屡见不鲜。追根溯源，这些问题大多与内存模型密切相关。内存模型作为连接程序代码与底层硬件的桥梁，定义了多线程环境下变量的读写规则，是保障并发程序正确性与稳定性的核心所在。
-
如何使用“收发器向导”和“IBERT”来设置用于光 10G 链路的 GTH 收发器，并评估链路质量
在本教程中，我将展示如何创建并使用适用于 Zynq Ultrascale+ XCZU4EV 中 GTH 传输器的示例项目。
-
XMOS推出适配VS Code编辑器的XTC工具插件
全面提升XCORE边缘AI处理器开发效率和优化开发者体验
-
总成本将成为智驾芯片产业竞争的核心焦点
2025年，中国汽车产销量连续第三年突破3000万辆，分别达到3453万辆和3440万辆，同比增长10.4%和9.4%。与此同时，L2级智驾渗透率已攀升至64%并持续增长。不断扩大的市场容量和高阶智驾功能的快速普及，为智驾芯片厂商带来了巨大的发展空间。
