-
DDR3走线拓扑采用菊花链结构的核心原因解析
在DDR3内存控制器与存储颗粒的PCB布线设计中，菊花链拓扑结构凭借其独特的电气特性和实操优势，成为行业主流选择。不同于DDR2常用的T型(星形)拓扑，DDR3在信号速率提升至1000MHz及以上后，对信号完整性、时序同步和布线可行性提出了更高要求，而菊花链结构恰好能针对性解决这些痛点，同时兼顾成本与性能的平衡。
-
Rambus发布业内首款HBM4内存控制器IP，助力AI训练持续突破性能瓶颈
作为“AI加速年”，2024年AI进展迅猛。得益于GPU、TPU等硬件计算能力的持续提升、算法优化的深化以及数据收集规模的扩大，AI模型在自然语言处理、计算机视觉、自动驾驶等多个领域取得了显著突破。例如，OpenAI、Google和Meta等公司推出的超大规模模型推动了AI技术的前沿发展，且模型训练的规模不断创下新纪录。
-
Rambus通过GDDR7内存控制器IP推动AI 2.0发展
作为 Rambus 行业领先的接口和安全数字 IP 产品组合的最新成员，GDDR7 内存控制器将为下一波AI推理浪潮中的服务器和客户端提供所需的突破性内存吞吐量。
-
Rambus通过9.6 Gbps HBM3内存控制器IP大幅提升AI性能
中国北京，2023年12月7日——作为业界领先的芯片和IP核供应商，致力于使数据传输更快更安全，Rambus Inc.(纳斯达克股票代码：RMBS)今日宣布Rambus HBM3内存控制器IP现在可提供高达9.6 Gbps的性能，可支持HBM3标准的持续演进。相比HBM3 Gen1 6.4 Gbps 的数据速率，Rambus HBM3内存控制器的数据速率提高了50%，总内存吞吐量超过1.2 TB/s，适用于推荐系统的训练、生成式AI以及其他要求苛刻的数据中心工作负载。
-
内存双通道概述
内存双通道，就是在北桥(又称之为MCH)芯片级里设计两个内存控制器，这两个内存控制器可相互独立工作，每个控制器控制一个内存通道。
-
Cadence流片GDDR6芯片：基于三星的7LPP
根据外媒报道，Cadence宣布已成功在三星的7LPP制造工艺中流片其GDDR6 IP芯片。
-
那些被对手借鉴又超越的AMD技术
[导读] AMD作为一家历史悠久的X86 CPU生产厂商，虽然一直被英特尔压制，但总是可以出其不意的推出一些创新性的产品让对手措手不及。可惜的是，每次AMD在稍微获得一点竞争优势之后，很快就会被竞争对手再次超越。如果
-
处理器外接SDRAM的控制技术介绍
现代的处理器(SoC)或DSP都内建有内存控制器，它是外部SDRAM、FLASH、EEPROM、SRAM……等内存的控制接口。但不同处理器内部的内存控制方式都不尽相同，而且它们的控制程序大部分都位于开机程序内，皆属于
-
Cadence世界上首款28nm工艺DDR4内存控制器试验成功
Cadence Design Systems周一宣布，该公司自有知识产权的DDR4内存物理层及内存控制器电路已经在TSMC 28nm(28nm HPM及28nm HP)工艺下试验成功，这将是世界上第一款28nm工艺的DDR4内存控制器。 Cadence公司产品部门、S
-
处理器外接SDRAM的控制技术介绍
处理器外接SDRAM的控制技术介绍
-
处理器外接SDRAM的控制技术介绍
现代的处理器(SoC)或DSP都内建有内存控制器，它是外部SDRAM、FLASH、EEPROM、SRAM……等内存的控制接口。但不同处理器内部的内存控制方式都不尽相同，而且它们的控制程序大部分都位于开机程序内，皆属于
-
嵌入式系统中的内存压缩技术
嵌入式系统中的内存压缩技术
-
嵌入式系统中的内存压缩技术
嵌入式系统中的内存压缩技术
-
嵌入式系统中的内存压缩技术
嵌入式系统中的内存压缩技术
-
嵌入式系统中的内存压缩技术
嵌入式系统中的内存压缩技术
