-
走线走在电阻电容两焊盘中间对信号的影响及设计规范
在PCB设计中，布线合理性直接决定电路性能与稳定性，其中走线是否能穿过电阻、电容的两个焊盘中间，是很多工程师在高密度布局时会面临的困惑。部分设计人员为节省布线空间，会选择让信号线从阻容元件两焊盘之间直接穿过，但这种操作看似高效，实则会从信号完整性、焊接可靠性、电磁兼容性等多方面带来隐患，尤其在高频、高速电路中，可能导致电路无法正常工作。
-
信号完整性测试：眼图模板匹配与抖动分析实战
在高速数字电路设计中，信号完整性（SI）是决定系统稳定性的核心指标。当数据速率突破10Gbps，甚至迈向PAM4编码的56Gbps时代，传统“集总参数”模型失效，电磁波的波动特性主导传输行为。此时，眼图模板匹配与抖动分析成为评估信号质量的关键手段，直接影响误码率（BER）和系统可靠性。
-
通孔作为连接不同信号层的关键结构直接影响信号的传输质量
在高速PCB设计领域，信号完整性(SI)是决定产品性能的核心指标之一，而通孔作为连接不同信号层的关键结构，其阻抗特性直接影响信号的传输质量。随着电子设备向高频化、高速化方向发展，传统设计中被忽视的通孔阻抗问题逐渐成为信号完整性劣化的主要诱因。本文将深入探讨PCB通孔阻抗控制的核心要点，分析其对信号完整性的具体影响，并提出针对性的设计优化策略。
-
信号完整性量化与眼图分析：高速FPGA设计的核心支撑技术
在10Gbps及以上速率的高速FPGA设计中，信号完整性（Signal Integrity, SI）已成为决定系统可靠性的关键因素。当数据速率突破GHz频段时，传输线效应引发的反射、串扰和抖动问题，使得传统设计方法面临失效风险。信号完整性量化与眼图分析技术通过数学建模与可视化手段，为工程师提供了精准的问题定位与优化路径。
-
高速数字电路设计，信号完整性分析、阻抗匹配与串扰抑制
高速数字电路已成为现代电子系统的核心，从5G通信基站到人工智能服务器，从自动驾驶控制单元到超高清显示驱动，其性能直接决定系统的可靠性与效率。然而，随着信号速率突破Gb/s量级，传统电路设计方法面临严峻挑战：信号完整性劣化、阻抗失配引发的反射、串扰导致的误触发等问题日益突出。本文将从信号完整性本质出发，系统解析阻抗匹配机制与串扰抑制策略，为高速数字电路设计提供理论支撑与实践指导。
-
数据采集系统中的噪声抑制与信号完整性保障
数据采集系统作为连接物理世界与数字世界的桥梁，广泛应用于工业控制、医疗监测、环境监测等众多领域。其核心任务是准确、可靠地获取各类物理信号，并将其转换为数字信息，以供后续分析、处理和决策。然而，在实际应用中，数据采集系统面临着各种噪声干扰，这些噪声不仅会降低信号的质量，还可能导致数据失真，严重影响系统的性能和可靠性。因此，噪声抑制与信号完整性保障成为了数据采集系统设计与应用中的关键问题。
-
高速设计中的信号完整性和电源完整性
信号完整性 (SI) 和电源完整性 (PI) 是两个不同但相关的分析领域，涉及数字电路的正常运行。在信号完整性方面，主要关注的是确保传输的 1 在接收器处看起来像 1(0 也一样)。在电源完整性方面，主要关注的是确保为驱动器和接收器提供足够的电流来发送和接收 1 和 0。因此，电源完整性可以被视为信号完整性的一个子集。实际上，它们都是与数字电路的正确模拟操作有关的分析。
-
高速 SerDes 应用中的信号完整性实用指南，第 2 部分
本系列第一部分中描述的简单情况在实际应用中很少见。当高频信号通过非理想路径(例如 PCB 通孔)时，事情会变得更加复杂，PCB 通孔充当从 PCB 一层到另一层的导体，从而产生阻抗变化。
-
高速 SerDes 应用中的信号完整性实用指南，第 1 部分
信号完整性是许多设计人员在高速数字电路设计中处理的主要主题之一。当信号通过封装结构、PCB 走线、通孔、柔性电缆和连接器等互连件在从发送器到接收器的路径上传播时，它会导致数字信号波形的质量下降和时序错误。
-
PCB设计指南,如何提高信号完整性
制定了PCB设计指南,作为电路设计工程师达到行业标准的基准。遵循这些准则将确保更好的可制造性和稳健的产品性能。改进产品可测试性和可制造性的设计准则。他们的特色建议,以提高信号完整性和电磁兼容性(EMC)的印刷电路板,从而提高一个产品的整体性能。本文将概述各种PCB设计指南,以提高PCB的信号完整性。遵循这些指导方针将有助于工程师 PCB制造 .
-
PCB走线基础(一)：电源完整性与PDN设计
SI（信号完整性）研究的是信号的波形质量，而PI（电源完整性）研究的是电源波形质量， PI研究的对象是PDN（Power Distribution Network，电源分配网络），它是从更加系统的角度来研究电源问题，消除或缓解电源噪声，满足负载对不同频率电流的需求，为负载提供干净、稳定、可靠的电源，和SI一样，PI也是PCB工程师的基本要求之一，拉线拉的好不好，PDN是重要考核方向之一。
-
模拟电磁干扰有可能吗？
如今，由高频多相 DC/DC 转换器驱动的千兆赫处理器以千兆赫兹的速度与内存通信。在这些频率下，组件和印刷电路板 (PCB) 寄生阻抗会产生与频率相关的电压降、天线结构和 PCB 谐振，进而产生电磁干扰 (EMI)、信号完整性和电源完整性 (SI/PI) 问题。在上一篇文章中，我研究了使用 LMG5200 半桥 GaN 开关等超快功率晶体管满足电磁兼容性的挑战。在这篇文章中，我们将介绍高度复杂的软件工具，这些工具可以帮助在制造之前识别 PCB 问题区域。
-
如何保证多相智能功率级应用中的信号完整性
虽然适当的大电流功率级布局在 DC/DC 应用中始终很重要，但在印刷电路板 (PCB) 布局期间注意稳压器信号路由比以往任何时候都更加重要。
-
振铃型干扰信号完整性补偿方法研究
摘 要 ：对于电子产品普遍存在信号完整性干扰问题的现状，以较为典型的振铃型干扰信号为对象，通过严格的信号完整性分析，研究了一种基于阻容特性匹配的方法。通过对振铃型干扰信号进行有效成分的优化，简单有效地改善信号波形，降低因为信号完整性问题导致故障代价的可能性。通过基本数学模型的建立，定位信号干扰来源， 分析信号传输路径阻抗分布，计算阻性阻抗和容性阻抗匹配的理论数值，达到消减信号反射和增强衰减阻尼的目的。经过对比试验，验证了所提研究思路及方法的正确性和可行性。
-
基于65 nm工艺的SOC物理设计中的关键技术研究
摘 要：随工艺的演进，集成电路发展已经进入超深亚微米阶段，芯片的成本、，性能、功耗、信号完整性等问题将成 为制约SOC芯片设计的关键问题。文章基于65GP工艺的实际项目模块级物理设计，在现超深亚微米下，对芯片的低功耗、 congestion,信号完整，性等后端物理设计等关键问题进行了细致研究，并提出了一些新方法和新思想，从而提高了signoff的交 付质量，完成了tapeout要求。
-
si信号完整性
信号完整性是指在高速电路设计中由互连线所引起的所有问题。信号具备信号完整性是指在不影响系统中其他信号质量的前提下，接收端能够接收到符合逻辑电平要求、时序要求和相位要求的信号。信号完整性设计的根本性目标是保证信号波形的完整和信号时序的完整。宏观的信号完整性问题可以分为四类：
-
数字后端如何做信号完整性
数字后端，顾名思义，它处于数字IC设计流程的后端，属于数字IC设计类岗位的一种。 在IC设计中，数字后端所占的人数比重一直是最多的，而且随着芯片规模不断加大，后端工程师需要的人数将会越来越多。
-
常见的信号完整性问题
随着器件工作频率越来越高，高速PCB设计所面临的信号完整性等问题成爲传统设计的一个瓶颈，工程师在设计出完整的解决方案上面临越来越大的挑战。尽管有关的高速仿真工具和互连工具可以帮助设计师解决部分难题，但高速PCB设计也更需要经验的不断积累及业界间的深入交流。
-
信号完整性与电源完整性分析
信号完整性(SI)和电源完整性(PI)是两种不同但领域相关的分析，涉及数字电路正确操作。在信号完整性中，重点是确保传输的1在接收器中看起来就像 1(对0同样如此)。在电源完整性中，重点是确保为驱动器和接收器提供足够的电流以发送和接收1和0。因此，电源完整性可能会被认为是信号完整性的一个组成部分。实际上，它们都是关于数字电路正确模拟操作的分析。
-
信号完整性问题有哪些
当今的电子设计工程师可以分成两种，一种是已经遇到了信号完整性问题，一种是将要遇到信号完整性问题。
