-
基于Verilog HDL和有限状态机(FSM)架构的FPGA数字门禁控制系统
本项目展示了一种基于DE1-SoC FPGA板采用有限状态机(FSM)构建的安全数字访问控制系统。该系统允许用户通过键盘或开关输入4位密码，硬件验证密码，并通过LED灯、七段数码管、TFT屏幕和蜂鸣器提供反馈。为增强安全性，系统设置了非活动超时功能，以及在连续三次失败后触发15秒锁定机制。整个硬件组件被集成于一个定制的3D打印外壳内，使其成为适用于门禁控制应用的实用FPGA原型系统。
-
构建一个自动液体分配器：以五分钟为一个周期，可进行可变次数的液体分配和抽取操作
这个想法是在我实验室做蛋白质印迹实验时产生的，当时我对这个相对简单的任务所需的漫长操作流程感到很不满。不仅如此，由于每个循环都需要 5 分钟，所以没有足够的空闲时间来进行其他事情。因此，这个设备能让您在无需自己更换洗涤液的情况下完成 1 次、2 次或 3 次洗涤循环。
