工业控制

工业控制系统EMC整改的实操经验总结

在工业现场，EMC（电磁兼容性）测试是产品认证的“拦路虎”。辐射发射超标、静电放电（ESD）死机、快速瞬变脉冲群（EFT）复位……这些问题往往在实验室才暴露。本文基于多年工控产品整改经验，总结从诊断到解决的实操方法。

工业控制
2026-06-21

工业控制 EMC
Raspberry Pi实现Modbus TCP网关的完整方案

在老旧产线改造中，常有大量RS485 Modbus RTU设备（温湿度、电表、变频器）需要接入上位机或MES，但它们不支持TCP。此时用Raspberry Pi（树莓派）运行Modbus TCP↔RTU网关程序，既能做协议转换，又能充当边缘数据预处理节点。本文基于Raspberry Pi OS + pymodbus库，给出可落地的完整实现方案。

工业控制
2026-06-21

Modbus Raspberry TCP网关
OPC UA协议在工业物联网中的部署实践

在工业物联网（IIoT）体系中，OPC UA（IEC 62541）凭借其面向对象的地址空间、内置安全模型及跨平台特性，正逐步取代传统OPC DA，成为MES/ERP与现场设备通信的首选标准。本文将结合 Prosys OPC UA SDK（Java/C++）或 open62541（C），阐述从服务器建模到客户端订阅的完整部署实践。

工业控制
2026-06-21

工业物联网 OPC
STM32实现PID控制器的参数整定与代码模板

在STM32嵌入式控制中，PID控制器是温度、电机转速、平衡小车等闭环系统的核心算法。本文提供一份可直接移植的增量式PID代码模板，并分享工程中行之有效的参数整定方法。

工业控制
2026-06-21

STM32 PID控制器
工业现场CAN总线故障诊断的三种实用方法

在工业现场，CAN总线一旦出现通信故障，往往影响整条产线。不同于实验室环境，现场工程师通常没有昂贵的CAN分析仪，需要在有限条件下快速定位问题。本文总结三种不依赖专业仪器的实用诊断方法，帮你从物理层到协议层逐步排查。

工业控制
2026-06-21

示波器 CAN总线
EtherCAT多轴运动控制系统搭建的完整实战

在高端运动控制设备（CNC、贴片机、六轴机械臂）中，EtherCAT 凭借其纳秒级同步精度与菊花链拓扑，成为多轴伺服互联的首选现场总线。本文基于倍福 TwinCAT 3（主站） + 自定义 FPGA/MCU EtherCAT 从站（ESC+STM32）或市售伺服驱动器（如松下/汇川 A6B/EtherCAT），走完从拓扑规划→对象字典配置→PDO映射→同步运动控制的完整实战流程。

工业控制
2026-06-21

现场总线 EtherCAT
高速信号完整性仿真：HyperLynx与ADS协同使用方法

在GHz级串行链路（PCIe、USB3.x、HDMI）设计中，信号完整性（SI）仿真是避免眼图闭合、反射过大和EMI超标的必要手段。Mentor（Siemens）HyperLynx擅长PCB级快速布线与通道提取，Keysight ADS则在系统级通道仿真（含均衡、抖动、眼图）上更为强大。二者协同——用HyperLynx做PCB建模与S参数提取，ADS做端到端链路分析——是当前性价比很高的SI验证流程。

电子设计自动化
2026-06-21

高速信号 HyperLynx
Perl脚本自动化处理Design Compiler报告的模板分享

在数字IC后端流程中，Synopsys Design Compiler（DC）会生成大量文本报告——时序、面积、功耗、违例路径等。手动翻阅数百页的report_timing或report_area既不现实也易漏掉关键信息。Perl脚本凭借其强大的正则匹配与文本处理能力，是从DC报告中自动提取关键指标的利器。本文分享一套可直接套用的Perl处理模板，涵盖时序与面积的批量提取。

电子设计自动化
2026-06-21

Perl脚本 Design Compiler
从RTL到GDSII：数字IC后端EDA工具链横向对比

把一颗数字ASIC从RTL描述变成 Foundry 可流片的GDSII，需经历综合、扫描链拼接、Floorplan、Place & Route（P&R）、时钟树综合（CTS）、填充与物理验证——这一整套流程即数字后端（Backend）工具链。本文横向对比当前主流的商业工具链与新兴开源工具链，帮你在选型时看清差异与适用场景。

电子设计自动化
2026-06-21

RTL GDSII
OpenROAD开源数字后端流程全解析与对比

在芯片设计领域，Synopsys ICC2/Cadence Innovus 是数字后端（P&R）的事实标准，但其高昂的授权费用将许多学术团队与初创公司拒之门外。OpenROAD 项目旨在提供一套完全开源、License-free 的 RTL-to-GDSII 全流程，让数字 ASIC 设计不再依赖商业 EDA。本文将解析 OpenROAD 的流水线架构，并与商业工具做务实对比。

电子设计自动化
2026-06-21

开源 OpenROAD 数字后端
Cadence Virtuoso模拟IC版图验证的常见坑与规避

在模拟IC（Analog IC）版图设计中，DRC（Design Rule Check）与LVS（Layout Versus Schematic）是流片前的“生死关”。不同于数字后端，模拟版图高度依赖人工绘制，寄生效应、匹配、密度等问题极易被忽略。本文将总结Virtuoso版图验证中最高频的“深坑”及其规避方案。

电子设计自动化
2026-06-21

模拟IC Cadence Virtuoso 版图验证
Synopsys DC综合中门控时钟优化的实操指南

在ASIC/SoC设计中，时钟树功耗（Clock Tree Power）通常占总动态功耗的30%~50%。门控时钟（Clock Gating, CG）通过在模块空闲时关断寄存器时钟，是降低这一功耗的标准手段。Synopsys Design Compiler（DC）不仅能自动识别可门控的逻辑，还能进行多种优化。本文将分享从约束配置到结果验证的实操流程。

电子设计自动化
2026-06-21

门控时钟 Synopsys
差分对阻抗匹配的PCB EDA仿真验证方法

在高速PCB设计（如USB3.0、PCIe、HDMI）中，差分对的阻抗连续性直接决定信号质量。单纯依靠经验布线往往导致眼图闭合。本文将基于Keysight ADS与Cadence Allegro两大主流EDA工具，详解从原理图仿真到版图后仿的全流程验证方法。

电子设计自动化
2026-06-21

PCB 差分对 EDA仿真
ModelSim中VHDL代码覆盖率分析的三个实用技巧

在FPGA验证中，仅仅跑通仿真远远不够——代码覆盖率（Code Coverage）才是衡量验证完备性的硬指标。ModelSim/Vivado Simulator内置的覆盖率工具可以帮助你快速定位“哪行代码从来没被执行过”。本文分享三个实战技巧，助你告别“盲测”。

电子设计自动化
2026-06-21

ModelSim FPGA验证 VHDL代码
Vivado时序约束实战：从Setup到Hold的完整调试流程

在Xilinx FPGA开发中，综合与布局布线通过并不代表设计能正常工作。静态时序分析（STA）才是判定设计能否在目标频率下稳定运行的最终依据。本文以Vivado为例，带你走完从基础时钟约束、I/O约束到Setup/Hold违例定位与修复的完整流程。

电子设计自动化
2026-06-21

时序约束 Vivado

首页上一页 4 5 6 7 8 9 10 11 12 13 下一页尾页

发布文章

工业控制系统EMC整改的实操经验总结

Raspberry Pi实现Modbus TCP网关的完整方案

OPC UA协议在工业物联网中的部署实践

STM32实现PID控制器的参数整定与代码模板

工业现场CAN总线故障诊断的三种实用方法

EtherCAT多轴运动控制系统搭建的完整实战

高速信号完整性仿真：HyperLynx与ADS协同使用方法

Perl脚本自动化处理Design Compiler报告的模板分享

从RTL到GDSII：数字IC后端EDA工具链横向对比

OpenROAD开源数字后端流程全解析与对比

Cadence Virtuoso模拟IC版图验证的常见坑与规避

Synopsys DC综合中门控时钟优化的实操指南

差分对阻抗匹配的PCB EDA仿真验证方法

ModelSim中VHDL代码覆盖率分析的三个实用技巧

Vivado时序约束实战：从Setup到Hold的完整调试流程

热门活动

论坛

相关标签

课程视频