聊一聊上拉电阻、下拉电阻、使用场景及阻值选择

文章目录

• 1. 上拉电阻

• 2. 下拉电阻

• 3. 上拉电阻使用场景

• 3.1. TTL驱动CMOS

• 3.2. OC和OD门

• 3.3. 低电平中断检测

• 3.4. 固定电平

• 4. 下拉电阻使用场景

• 4.1. 固定电平

• 4.1. 作为放电电阻

1. 上拉电阻

上拉，从字面意思就是往上面拉，数字电路中“上”指的是啥？指逻辑1，在电路设计中，逻辑1代表高电平。那把什么往上面拉呢，当然不会是电源，也不会是地，那只能是信号了。

自然就会得到概念，把一个信号通过一个电阻接到高电平，叫作上拉，这个电阻充当的作用就是上拉电阻。

2. 下拉电阻

把一个信号通过一个电阻接到低电平（地），叫作下拉，这个电阻充当的作用就是下拉电阻。

为什么会出现上拉电阻，下拉电阻呢？什么场景下需要用到上拉下拉电阻呢？上下拉电阻的阻值如何选择呢？

3. 上拉电阻使用场景

3.1. TTL驱动CMOS

标准TTL电平的 （高电平输出最大值）为2.4V，而CMOS的 （高电平输入最小值）为3.5V，当TTL驱动CMOS时，TTL输出高电平时，CMOS可能无法有效识别为高电平，所以需要在TTL的输出上加一个上拉电阻，将TTL的输出高电平提高到5V，使CMOS有效识别。

TTL低电平驱动CMOS时，TTL的 （低电平输出最大值）为0.5V，小于CMOS的 （低电平输入最大值）的1.5V，所以TTL低电平可以正常被CMOS识别。

越小，上拉能力越大，但是会增大TTL端的饱和压降，导致TTL输出的低电平很高， 太大，会延缓TTL输出的上升沿。