测试点与可测性设计，让SMT质量闭环真正落地

SMT质量问题从锡膏印刷开始，经过桥连、立碑、虚焊、隐藏焊点、回流曲线、锡珠、偏移和极性物料错误，最终都会落到一个现实问题上：产品能否被有效验证。没有可测性设计，制造端只能依赖外观检查和有限抽检；有了合理测试点、测试工装和功能测试方案，许多不可见或间歇性缺陷才能在出厂前被识别。因此，测试点与可测性设计不是生产末端的附加工作，而应从原理图和PCB布局阶段就被纳入质量设计。

测试点的基本作用，是让关键网络可以被ICT、飞针或功能测试设备接触并测量。对于电源输入、主要电源轨、地、复位、时钟、通信接口、编程接口、关键传感器信号和大电流路径，应尽量保留可接触测试点。测试点布局需要考虑间距、尺寸、阻焊开窗、探针可达性和治具受力方向。若测试点过小、靠近高器件、分布在板边受力不稳定区域，或被屏蔽罩、连接器、散热片遮挡，实际测试覆盖率会明显下降。许多工程师在设计阶段为了节省面积删除测试点，最终却把问题转移到调试和返修阶段。

ICT、飞针和FCT各自覆盖不同风险。飞针测试适合样品、小批量和无需专用针床的开短路验证，可以发现焊接开路、短路和部分阻容值问题；ICT适合批量生产，测试效率高，但需要治具和测试点支持；FCT更接近产品真实工作状态，可以验证上电、通信、传感、执行和人机接口等功能，但它依赖测试程序、边界条件和夹具设计。AOI与X-Ray可以识别焊点形态和隐藏焊点异常，却不能完全替代电气测试；电气测试能验证连通和功能，却不一定能判断焊点长期可靠性。因此，合理策略是根据产品风险组合多种检测方式。

可测性设计还应考虑异常定位效率。一个产品即使能通过最终功能测试，也不代表测试设计充分；当测试失败时，工程师必须能够快速判断是电源、通信、时钟、焊接、物料还是程序问题。为此，关键电源轨应有分段测试点，重要接口应有可访问调试口，编程接口应避免被结构件遮挡，关键IC周边应保留必要探测空间。对于BGA、QFN和高密度板，更应在布局阶段预留可测网络和必要的替代验证路径，否则隐藏焊点问题只能依赖经验排查，效率和准确性都会下降。

测试点设计还要避免引入新的可靠性问题。高速差分线、射频线和高阻模拟节点不宜随意增加长支路测试点，必要时应采用受控焊盘、短支路或专用测试夹具；高压网络测试点应满足爬电距离和安全间距；大电流节点测试点应考虑探针接触电阻和发热。可测性并不是测试点越多越好，而是在不破坏电气性能和结构约束的前提下，让关键风险有清晰验证路径。

嘉立创在PCBA制造中提供飞针测试、功能测试等检测能力，并与前段SMT贴装、AOI、X-Ray等环节共同构成制造验证链条。对客户而言，真正能发挥这些能力的前提，是在设计文件中预留测试点、提交测试方法、说明关键网络和功能判定标准。至此，第二组五篇文章形成了新的闭环：回流曲线把前段波动转化为焊接结果，锡珠体现焊料飞散风险，元件偏移说明装配位置边界，极性物料错误强调资料与上料控制，而测试点与可测性设计则把所有工艺风险新拉回可验证、可追溯、可改善的质量系统。