毫米波雷达信号处理：FFT与CFAR检测的FPGA实现

在车载ADAS与工业感知领域，毫米波雷达（FMCW）的实时性要求极高。FFT（快速傅里叶变换） 负责将时域信号转为距离/速度谱，而CFAR（恒虚警检测） 则是从噪声中“揪出”真实目标的最后一道关卡。本文将聚焦这两大核心模块的FPGA实现难点与流水线架构设计。

一、毫米波雷达信号处理链路概览

FMCW雷达的中频（IF）信号处理遵循严格的流水线：

1.  ADC采样：获取I/Q两路正交信号（复数）。

2.  距离维FFT（1D-FFT）：将时域差频信号转为距离谱。

3.  多普勒维FFT（2D-FFT）：对多个Chirp做FFT，生成距离-多普勒（R-D）矩阵。

4.  CFAR检测：在R-D矩阵中自适应设置阈值，输出目标点云。

FPGA的优势在于并行流水线，能将复杂的矩阵运算拆解为“每时钟周期处理一个数据”的流式架构，实现微秒级延迟。

二、FFT模块：IP核配置与定点化策略

在FPGA中，极少手写FFT逻辑，通常调用Vendor IP核（如Xilinx FFT v9.0）。关键在于接口协议与数据精度的控制。

1. FFT IP核关键配置

•   变换点数（N）：距离维常用256/512点，多普勒维常用64/128点。点数越多，分辨率越高，但 latency（延迟）和资源消耗越大。

-   数据格式：必须采用定点数（Fixed-point）。推荐配置为(16,14)（16位总位宽，14位小数位），在动态范围与精度间取得平衡。

-   I/O协议：必须选择AXI4-Stream，以实现与前后级模块的无缝流水。

2. 流水线控制代码（Verilog示例）

FFT核的输入输出需要严格的tvalid/tready握手。以下是简单的控制逻辑：

// FFT数据泵送控制逻辑

reg [15:0] fft_data_buffer [0:255];

reg [7:0] sample_cnt = 0;

always @(posedge clk) begin

   if (adc_data_valid) begin

       // 1. 缓存ADC数据

       fft_data_buffer[sample_cnt] <= adc_i_data; // 实部

       // 注：虚部处理类似，此处省略

       sample_cnt <= sample_cnt + 1;

       // 2. 攒够256点后，启动FFT

       if (sample_cnt == 255) begin

           fft_start <= 1'b1;

       end

   end

   // 3. FFT核握手

   if (fft_start && m_axis_fft_tready) begin

       m_axis_fft_tdata  <= fft_data_buffer[fft_out_cnt];

       m_axis_fft_tvalid <= 1'b1;

       fft_out_cnt <= fft_out_cnt + 1;

   end

end

避坑指南：FFT输出通常为自然序或比特反转序，需根据IP核配置决定是否需要在后级增加位反转（Bit-reverse） 模块。

三、CFAR检测：滑动窗口的硬件加速

CFAR的核心思想是“自适应阈值”。它通过计算检测单元（CUT）周围参考单元的噪声均值，乘以一个系数α作为阈值。FPGA实现的关键在于滑窗累加的优化。

1. CA-CFAR（单元平均）架构

以最常用的CA-CFAR为例，硬件架构包含三大模块：

-   行缓存（Line Buffer）：存储多行R-D矩阵数据，用于构建二维滑窗。

•   滑窗累加器：维护一个“和寄存器”。当窗口滑动时，减去滑出的旧数据，加上滑入的新数据，避免每次重新计算整个窗口的和。

-   阈值比较：Threshold = α * (Sum_Left + Sum_Right) / N。

2. 关键Verilog实现片段

// 滑窗累加逻辑（一维简化版）

parameter GUARD = 2;  // 保护单元

parameter REF = 8;    // 参考单元单侧数量

always @(posedge clk) begin

   // 滑动窗口：FIFO移位

   for (int i=0; i< (2*REF+2*GUARD+1)-1; i++) begin

       shift_reg[i+1] <= shift_reg[i];

   end

   shift_reg[0] <= new_fft_magnitude; // 新数据入窗

   // 动态更新参考窗和：新和 = 旧和 - 出窗值 + 入窗值

   if (window_valid) begin

       left_sum  <= left_sum  - shift_reg[2*REF+2*GUARD] + shift_reg[2*REF+GUARD];

       right_sum <= right_sum - shift_reg[REF+GUARD] + shift_reg[GUARD];

   end

   // 判决逻辑

   noise_avg = (left_sum + right_sum) >> (log2(2*REF)); // 除以2N（右移）

   threshold = alpha * noise_avg; // alpha为固定点乘法

   if (shift_reg[REF+GUARD] > threshold) begin

       target_detect <= 1'b1;

   end

end

资源优化：除法运算（如除以2N）通常用右移实现，α系数存储在LUT（查找表）中，避免使用昂贵的DSP48E1做浮点运算。

四、工程调试与性能权衡

1. 虚警率（Pfa）与α系数的关系

α系数直接决定了系统的灵敏度。在CA-CFAR中，α与虚警率Pfa的近似关系为：α ≈ -ln(Pfa)。

-   若要求Pfa=1e-4，则α ≈ 9.2。

•   若要求Pfa=1e-6，则α ≈ 13.8。

在FPGA中，α通常配置为定点整数（如Q8.8格式），通过仿真确定最佳值。

2. 边缘效应处理

滑窗在R-D矩阵的边缘（如第0个距离门）无法形成完整的参考窗。工程上通常采用镜像填充或直接跳过边缘单元，避免误报。

3. 时序收敛

FFT和CFAR都是高扇出模块。在布局布线（Place & Route）阶段，需对clk施加20%的过约束（Over-constraint），确保在高温/低压下仍能满足时序。

五、结语

毫米波雷达的FPGA实现，本质是将数学算法映射为并行流水线。FFT IP核负责高效的频谱分析，而CFAR通过巧妙的滑窗累加实现了自适应的目标检测。掌握这两者的硬件架构，是构建高可靠、低延迟雷达感知系统的基石。